公开(公告)号：CN101325215B

公开(公告)日：2010-04-21

申请号：CN200810110656.3

申请日：2008-06-12

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 冈田喜久雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L29/66348

Abstract: 本发明涉及一种绝缘栅双极型晶体管。在NPT结构的IGBT中，即使提高沟槽密度，对导通电阻的改善也较少。在本发明所涉及的IGBT中，将沟槽(2)的宽度(W1)与沟槽(2)之间的间隔(W2)的比值(W1/W2)设定在1～2的范围内，由此能够使电子电流密度与传导率调制效果最佳，保持耐压，抑制特性的分散，并且较大地降低导通电阻。

公开(公告)号：CN100463222C

公开(公告)日：2009-02-18

申请号：CN200610006390.9

申请日：2006-01-20

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  及川慎 ,  冈田喜久雄 ,  宫原正二 ,  落合直弘 ,  栉山和成

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体装置，沟道层的杂质区域为较低的区域。以带状形成栅极电极，以梯状形成源极区域的图案中，由于部分地在源极区域正下方配置作为沟道层的低浓度区域，故发生电位降，存在雪崩能量劣化的问题。本发明中，在将栅极电极形成为带状，将源极区域形成为梯状的图案中，与栅极电极平行地设置带状体区。在与栅极电极邻接的第一源极区域间的沟道层表面露出第一体区，在将第一源极区域相互连结的第二源极区域下方设置第二体区。由此，可提高雪崩容量。另外，由于形成体区时不需要掩模，故有利于实现对位精度。

公开(公告)号：CN101060133A

公开(公告)日：2007-10-24

申请号：CN200710088556.0

申请日：2007-03-16

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 柳田正道 ,  龟山工次郎 ,  冈田喜久雄

IPC: H01L29/417 ,  H01L29/78 ,  H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L21/331

Abstract: 本发明提供一种半导体装置及其制造方法，在半导体基板的纵向流过大电流的纵型MOS晶体管或IGBT等半导体装置中，为了使接通电阻变小，需要进行薄膜化。在这种情况下，伴随着热处理只能薄膜化到半导体基板不弯曲的范围，接通电阻的减小有限。在本发明中，在半导体基板(1)的背面侧形成沟孔等的开口部(11)。然后，与该开口部(11)的底部电连接而形成漏极(12)。在这种情况下，由于电流路径对应于开口部(11)的深度而变短，故容易实现低的接通电阻。