-
公开(公告)号：CN107026072B
公开(公告)日：2021-11-09
申请号：CN201610986776.4
申请日：2016-11-09
Applicant: 三星电子株式会社 , 乔治·克劳德方法的研究开发液气股份有限公司
IPC: H01L21/02
Abstract: 本文中公开了形成薄膜的方法、制造集成电路器件的方法和形成半导体器件的方法。所述形成薄膜的方法包括通过使用铌前体成分和反应物形成含铌的膜，所述铌前体成分包括由式(1)表示的铌化合物，其中R各自独立地为H、C1‑C6烷基或R13Si，其中R1各自独立地为H或C1‑C6烷基，Cp为环戊二烯基，和L选自甲脒化物(NR,R'‑fmd)、脒化物(NR,R',R″‑amd)、和胍化物(NR,R',NR″,R″′‑gnd)。式(1)Nb(R5Cp)2(L)。
-
公开(公告)号：CN107619419A
公开(公告)日：2018-01-23
申请号：CN201710244138.X
申请日：2017-04-14
Applicant: 三星电子株式会社
CPC classification number: H01L21/28556 , H01L27/11582 , H01L28/60 , H01L29/66795
Abstract: 提供了一种由通式(I)表示的铝化合物、一种形成薄膜的方法以及一种制造集成电路器件的方法。通式(I)
-
公开(公告)号：CN110349854B
公开(公告)日：2024-06-07
申请号：CN201910180129.8
申请日：2019-03-11
Applicant: 三星电子株式会社
IPC: H01L21/285 , C23C16/455
Abstract: 提供了一种制造半导体装置的方法，所述方法包括：在基底上形成半导体图案，使得半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充半导体图案之间的空间，其中，形成金属逸出功图案的步骤包括执行原子层沉积(ALD)工艺以形成合金层，并且ALD工艺包括在基底上提供包含有机铝化合物的第一前驱体以及在基底上提供包含钒‑卤素化合物的第二前驱体。
-
-
公开(公告)号：CN107814817A
公开(公告)日：2018-03-20
申请号：CN201710389086.5
申请日：2017-05-27
CPC classification number: H01L21/02178 , C07F5/062 , C09D1/00 , C09D5/24 , H01L21/02205 , H01L21/0228 , H01L21/02321 , H01L21/31116 , H01L21/31144 , H01L27/11582 , H01L27/2427 , H01L27/2463 , H01L28/90 , H01L29/40117 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/146 , C23C16/303 , C23C16/403 , H01L21/02271
Abstract: 公开铝化合物、通过使用其形成薄膜的方法、和制造集成电路器件的方法。铝化合物由化学式(I)表示并且用作用于形成含铝薄膜的源材料。在化学式(I)中，R1、R2、R3、R4、R5、R6、R7、和R8与说明书中描述的相同。化学式(I)。
-
Patent Agency Ranking
公开(公告)号：CN107578995A
公开(公告)日：2018-01-12
申请号：CN201710533807.5
申请日：2017-07-03
Applicant: 三星电子株式会社
IPC: H01L21/285 , H01L21/67 , H01L21/8242
Abstract: 一种制造半导体装置的方法及半导体装置制造设备。制造半导体装置的方法包含将抑制气体、源气体、反应气体及包含惰性气体的吹扫气体馈送至安置有衬底的处理腔室中。所述抑制气体抑制所述源气体物理吸附至所述衬底上。由此在所述衬底上形成薄膜。根据本发明的制造半导体装置的方法的实例可以在衬底上形成具有基本上均一的厚度的保形薄膜。
-
公开(公告)号：CN107578995B
公开(公告)日：2023-07-11
申请号：CN201710533807.5
申请日：2017-07-03
Applicant: 三星电子株式会社
IPC: H01L21/285 , H01L21/67 , H10B12/00
Abstract: 一种制造半导体装置的方法及半导体装置制造设备。制造半导体装置的方法包含将抑制气体、源气体、反应气体及包含惰性气体的吹扫气体馈送至安置有衬底的处理腔室中。所述抑制气体抑制所述源气体物理吸附至所述衬底上。由此在所述衬底上形成薄膜。根据本发明的制造半导体装置的方法的实例可以在衬底上形成具有基本上均一的厚度的保形薄膜。
-
公开(公告)号：CN108930028B
公开(公告)日：2022-01-11
申请号：CN201810223693.9
申请日：2018-03-19
Applicant: 三星电子株式会社
IPC: C23C16/455 , C23C16/40
Abstract: 形成薄膜的方法以及使用其制造集成电路器件的方法，所述形成薄膜的方法包括：通过在约300℃至约600℃的温度下将具有羰基的反应抑制化合物供应至下部膜的暴露表面而形成化学吸附在所述下部膜的第一部分上的第一反应抑制层；在约300℃至约600℃的温度下形成化学吸附在所述下部膜的第二部分上的第一材料的第一前体层，所述第二部分通过所述第一反应抑制层暴露；以及通过将反应性气体供应至所述第一反应抑制层和所述第一前体层而在所述下部膜上形成包含所述第一材料的第一单层，并从所述下部膜的表面除去所述第一反应抑制层，从而暴露所述第一部分。
-
公开(公告)号：CN110349854A
公开(公告)日：2019-10-18
申请号：CN201910180129.8
申请日：2019-03-11
Applicant: 三星电子株式会社
IPC: H01L21/285 , C23C16/455
Abstract: 提供了一种制造半导体装置的方法，所述方法包括：在基底上形成半导体图案，使得半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充半导体图案之间的空间，其中，形成金属逸出功图案的步骤包括执行原子层沉积(ALD)工艺以形成合金层，并且ALD工艺包括在基底上提供包含有机铝化合物的第一前驱体以及在基底上提供包含钒-卤素化合物的第二前驱体。
-
公开(公告)号：CN108930028A
公开(公告)日：2018-12-04
申请号：CN201810223693.9
申请日：2018-03-19
Applicant: 三星电子株式会社
IPC: C23C16/455 , C23C16/40
Abstract: 形成薄膜的方法以及使用其制造集成电路器件的方法，所述形成薄膜的方法包括：通过在约300℃至约600℃的温度下将具有羰基的反应抑制化合物供应至下部膜的暴露表面而形成化学吸附在所述下部膜的第一部分上的第一反应抑制层；在约300℃至约600℃的温度下形成化学吸附在所述下部膜的第二部分上的第一材料的第一前体层，所述第二部分通过所述第一反应抑制层暴露；以及通过将反应性气体供应至所述第一反应抑制层和所述第一前体层而在所述下部膜上形成包含所述第一材料的第一单层，并从所述下部膜的表面除去所述第一反应抑制层，从而暴露所述第一部分。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
