公开(公告)号：CN116916658A

公开(公告)日：2023-10-20

申请号：CN202310087634.4

申请日：2023-01-30

Applicant: 三星电子株式会社

Inventor： 韩赫 ,  朴性薰 ,  李正吉

IPC: H10B43/30 ,  H10B43/40 ,  H10B43/50

Abstract: 一种半导体器件，包括：绝缘结构；绝缘结构中的第一导电结构，第一导电结构包括第一导电层和第二导电层；以及绝缘结构中的第二导电结构，第二导电结构包括第二导电结构的第一导电层。第一导电结构的宽度大于第二导电结构的宽度。第一导电结构的第一导电层、第一导电结构的第二导电层和第二导电结构的第一导电层包括相同的非金属元素。第一导电结构的第二导电层中的非金属元素的浓度高于第一导电结构的第一导电层和第二导电结构的第一导电层中的非金属元素的浓度。

公开(公告)号：CN109244078B

公开(公告)日：2023-07-04

申请号：CN201810749616.7

申请日：2018-07-10

Applicant: 三星电子株式会社

Inventor： 韩赫 ,  朴济宪 ,  金度亨 ,  金台镛 ,  李根 ,  李正吉 ,  林炫锡

IPC: H10B41/20 ,  H10B43/20

Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。

公开(公告)号：CN113764430A

公开(公告)日：2021-12-07

申请号：CN202110573257.6

申请日：2021-05-25

Applicant: 三星电子株式会社

Inventor： 韩赫 ,  金台镛 ,  李根 ,  李正吉 ,  林泰洙 ,  崔韩梅

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种半导体器件包括：栅电极，所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸穿过所述栅电极；和分隔区域，所述分隔区域在所述第一方向上延伸穿过所述栅电极，并且在垂直于所述第一方向的第二方向上延伸，其中，每个所述栅电极包括顺序堆叠的第一导电层和第二导电层，所述第二导电层包括金属氮化物，并且其中，所述第一导电层和所述第二导电层均与所述分隔区域物理接触。

公开(公告)号：CN113299659A

公开(公告)日：2021-08-24

申请号：CN202011538276.7

申请日：2020-12-23

Applicant: 三星电子株式会社

Inventor： 姜信在 ,  李宇城 ,  李正吉 ,  H·崔 ,  韩赫

IPC: H01L27/11582

Abstract: 可以提供一种半导体器件，该半导体器件包括：衬底，其包括单元阵列区和贯通电极区；电极堆叠件，其位于衬底上，并且包括电极；竖直结构，其在单元阵列区内穿过电极堆叠件；竖直护板结构，其位于延伸区内，并且围绕贯通电极区；以及绝缘层，其位于由竖直护板结构限定的周边内部，并且与位于电极同一水平。电极可以包括第一突起，其在平面图中在竖直护板结构之间突出。

公开(公告)号：CN111724828A

公开(公告)日：2020-09-29

申请号：CN202010180730.X

申请日：2020-03-16

Applicant: 三星电子株式会社

Inventor： 林泰洙 ,  朴景旭 ,  李根 ,  韩赫

IPC: G11C5/02 ,  G11C16/08 ,  G11C16/24 ,  H01L27/11563 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L29/732

Abstract: 提供了一种半导体器件和一种制造半导体器件的设备。所述半导体器件包括：交替堆叠在衬底上的栅电极和层间绝缘层；沟道结构，所述沟道结构在第一方向上彼此间隔开并竖直地穿过所述栅电极和所述层间绝缘层延伸到所述衬底；以及第一分隔区域，所述第一分隔区域竖直地延伸穿过所述栅电极和所述层间绝缘层。每个栅电极包括第一导电层和第二导电层，所述第一导电层设置在所述第二导电层与两个相邻的层间绝缘层中的每个层间绝缘层之间。在每个栅电极的位于与所述第一分隔区域相邻的最外面的沟道结构与所述第一分隔区域之间的第一区域中，所述第一导电层的厚度朝向所述第一分隔区域减小，并且所述第二导电层的厚度朝向所述第一分隔区域增大。

公开(公告)号：CN106486461A

公开(公告)日：2017-03-08

申请号：CN201610756035.7

申请日：2016-08-29

Applicant: 三星电子株式会社

Inventor： 韩赫 ,  朴济宪 ,  尹基炫 ,  李彰原 ,  林炫锡 ,  河周延

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L27/11582 ,  H01L21/76847 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/53266 ,  H01L23/535 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

Abstract: 一种半导体器件包括：包含下部导体的下部结构、在下部结构上的具有暴露出下部导体的开口的上部结构、和填充该开口并连接到下部导体的连接结构。连接结构包括覆盖开口的内表面并在开口中限定凹进区的第一钨层、和在第一钨层上填充凹进区的第二钨层。在连接结构的上部中的第二钨层的晶粒尺寸大于在连接结构的下部中的第二钨层的晶粒尺寸。