包括锁存器的页缓冲器和包括该页缓冲器的存储器件

    公开(公告)号:CN116013377A

    公开(公告)日:2023-04-25

    申请号:CN202210749453.9

    申请日:2022-06-28

    Abstract: 一种存储器件,包括:页缓冲器电路,所述页缓冲器电路包括连接到多条位线中的每条位线的页缓冲器。页缓冲器包括:至少一个附加锁存器和N个数据锁存器;以及控制逻辑电路,控制页缓冲器的设置。基于第一设置,将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中,并且在完成当前编程操作之前,将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于第二设置,在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。

    非易失性存储器设备
    12.
    发明公开

    公开(公告)号:CN115701223A

    公开(公告)日:2023-02-07

    申请号:CN202210637209.3

    申请日:2022-06-07

    Inventor: 任琫淳 金炯坤

    Abstract: 一种非易失性存储器设备,包括存储器单元区和在垂直方向上在存储器单元区下方的外围电路区。存储器单元区包括上基底、在垂直方向上延伸的沟道结构和在第一方向上延伸的第一上金属线。外围电路区包括在第二方向上延伸的第一下金属线和第一下金属线上的第一过孔结构以及第一下金属线上的第二过孔结构,第二过孔的顶表面与上基底接触。存储器单元区还包括穿过上基底和第一过孔结构并将第一上金属线电连接到第一下金属线的第一贯穿孔结构;并且第一上金属线通过第一贯穿孔结构、第一下金属线和第二过孔结构电连接到上基底。

    负电平移位器和包括其的非易失性存储器件

    公开(公告)号:CN114267394A

    公开(公告)日:2022-04-01

    申请号:CN202110693004.2

    申请日:2021-06-22

    Abstract: 一种包括移位电路和锁存电路的负电平移位器。该移位电路使用具有不同特性的低电压晶体管和高电压晶体管,使第一输入信号的电平和第二输入信号的电平移位,以在第一输出节点和第二输出节点处分别提供第一输出信号和第二输出信号,第一输出信号与第二输出信号具有互补的电平。该锁存电路在第一输出节点和第二输出节点处连接到移位电路,锁存第一输出信号和第二输出信号,接收电平小于接地电压的负电压,并且基于第一输出节点处的电压电平和第二输出节点处的电压电平,分别互补地将第二输出信号和第一输出信号驱动到电源电压的电平或负电压的电平。

    存储器件、存储系统及其操作方法

    公开(公告)号:CN114512170A

    公开(公告)日:2022-05-17

    申请号:CN202111358539.0

    申请日:2021-11-16

    Abstract: 一种操作存储器件的方法,该方法包括:执行第一编程操作以形成多个第一阈值电压分布;以及基于偏移信息,通过使用粗略验证电压和精细验证电压来执行第二编程操作,以从多个第一阈值电压分布形成分别与多个编程状态对应的多个第二阈值电压分布,其中,偏移信息包括根据第二阈值电压分布的特性而变化的多个偏移。

    存储器设备及其操作方法
    15.
    发明公开

    公开(公告)号:CN113921064A

    公开(公告)日:2022-01-11

    申请号:CN202110742334.6

    申请日:2021-07-01

    Abstract: 一种存储器设备,包括:存储器单元阵列,其包括多个存储器单元;电压生成器,被配置为生成用于存储器单元的编程操作和验证操作的电压;以及控制逻辑,被配置为在向存储器单元阵列写入数据的同时执行多个编程循环,使得执行包括编程操作和验证操作的第一至第N(例如,N≥1)编程循环,并且当第N编程循环中的编程操作的通过/失败确定指示通过时,执行其中跳过验证操作的至少两个编程循环。

    存储系统及其操作方法
    18.
    发明公开

    公开(公告)号:CN103928052A

    公开(公告)日:2014-07-16

    申请号:CN201410018340.7

    申请日:2014-01-15

    Abstract: 公开了一种存储系统及其操作方法。一种操作包括非易失性存储装置和控制所述非易失性存储装置的存储控制器的方法包括:以包括多个扇区的页为单位从存储单元阵列读取数据;以页的扇区为单位对读取数据执行纠错解码;选择包括至少一个不可纠正的错误的至少一个目标扇区,并且选择至少一个通过扇区,其中,通过扇区的读取数据的所有错误通过纠错解码是可纠正的;在对连接到所述至少一个目标扇区的目标位线预充电的同时,禁止对连接到所述至少一个通过扇区的位线预充电;以及对所述至少一个目标扇区中的数据执行读取重试操作。

    闪速存储器及其读取恢复方法
    20.
    发明公开

    公开(公告)号:CN118553287A

    公开(公告)日:2024-08-27

    申请号:CN202410196013.4

    申请日:2024-02-22

    Abstract: 闪速存储器包括:存储器单元阵列,具有多个存储器单元;读取恢复电压生成器,被配置为向多个存储器单元提供读取恢复电压;以及读取恢复电压控制器,被配置为提供用于控制读取恢复电压的恢复控制信号。读取恢复电压生成器包括多个接地通过晶体管,所述多个接地通过晶体管在读取恢复操作期间被配置为响应于恢复控制信号控制提供给未选字线的未选恢复电压的下降斜率。

Patent Agency Ranking