公开(公告)号：CN113451322A

公开(公告)日：2021-09-28

申请号：CN202110022072.6

申请日：2021-01-08

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  高秉贤 ,  权容真 ,  申重植 ,  尹健郁

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了一种存储器件，其包括：衬底；在衬底上的下导电层；堆叠结构，包括交替地堆叠在下导电层上的栅极层和层间绝缘层；在沟道孔中的沟道结构，该沟道孔在垂直方向上穿透堆叠结构；以及在公共源极线沟槽中的公共源极线结构，该公共源极线沟槽在垂直方向上穿透下导电层和堆叠结构。公共源极线结构包括在公共源极线沟槽的侧表面上的侧绝缘层、在公共源极线沟槽的中央部分处的中央绝缘层、在侧绝缘层与中央绝缘层之间的居间导电层和在公共源极线沟槽的上部处的上导电层。

公开(公告)号：CN113053911A

公开(公告)日：2021-06-29

申请号：CN202011558824.2

申请日：2020-12-25

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  金振赫 ,  成政泰 ,  申重植 ,  李星炯

IPC: H01L27/11582

Abstract: 一种半导体器件包括：第一基板，包括单元区域和围绕单元区域的延伸区域；在第一基板上的公共源极板；在公共源极板上的支撑件；第一堆叠结构，在支撑件上并包括交替地堆叠的第一绝缘膜和第一栅电极；沟道孔，在单元区域上穿透第一堆叠结构、支撑件和公共源极板；以及电极隔离沟槽，在单元区域上在第一方向上与沟道孔间隔开，在第二方向上延伸，并穿透第一堆叠结构、支撑件和公共源极板，其中在与电极隔离沟槽相邻的第一区域中的支撑件的第一厚度大于形成在电极隔离沟槽与沟道孔之间的第二区域中的支撑件的第二厚度。

公开(公告)号：CN119277785A

公开(公告)日：2025-01-07

申请号：CN202410723478.0

申请日：2024-06-05

Applicant: 三星电子株式会社

Inventor： 高圣才 ,  梁斗荣 ,  金江旻 ,  安钟善 ,  崔炳仁

IPC: H10B41/20 ,  H10B41/30 ,  H10B43/20 ,  H10B43/30

Abstract: 公开了一种半导体装置和一种数据存储系统。该半导体装置包括：板层；栅电极，其在板层上堆叠并且彼此间隔开，并且包括第一栅电极和第一栅电极上的第二栅电极；第一沟道结构，其在第一栅电极中延伸；以及第二沟道结构，其在第二栅电极中延伸并且分别电连接到第一沟道结构，其中，第二栅电极包括金属材料，并且其中，第二沟道结构中的每一个包括第二沟道层、位于第二沟道层与第二栅电极之间的第二栅极电介质层、位于第二沟道层的内侧表面上的第二沟道埋置绝缘层、位于第二沟道埋置绝缘层上的第二沟道焊盘、以及位于第二沟道焊盘和第二沟道层上的第二焊盘氧化物层。

公开(公告)号：CN115802756A

公开(公告)日：2023-03-14

申请号：CN202211103351.6

申请日：2022-09-09

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金俊亨 ,  金江旻 ,  任峻成

IPC: H10B43/10 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H10B41/10 ,  H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  H10B41/27

Abstract: 本发明提供一种半导体器件以及包括该半导体器件的数据存储系统。该半导体器件可以包括：半导体基板；在半导体基板上的外围电路结构；板图案，在外围电路结构上并具有间隙；以及堆叠结构，在板图案上并包括第一堆叠区域和第二堆叠区域。第一堆叠区域可以包括在垂直于半导体基板的上表面的垂直方向上堆叠的栅电极，第二堆叠区域可以包括导体堆叠区域和绝缘体堆叠区域两者，导体堆叠区域包括在垂直方向上堆叠的导电层，绝缘体堆叠区域包括在与导电层基本相同的高度水平处的模制绝缘层。半导体器件还可以包括：垂直存储结构，延伸穿过第一堆叠区域；以及源极接触插塞，电连接到导体堆叠区域的导电层中的至少一个并接触板图案。

公开(公告)号：CN115377110A

公开(公告)日：2022-11-22

申请号：CN202210361554.9

申请日：2022-04-07

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金江旻 ,  严泰敏 ,  李昇珉 ,  黃昌善

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/108

Abstract: 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多个虚设沟道结构上在第一方向上延伸。

公开(公告)号：CN115346992A

公开(公告)日：2022-11-15

申请号：CN202210517467.8

申请日：2022-05-12

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金江旻 ,  李昌焕 ,  严太敏 ,  李昇珉

IPC: H01L27/11556 ,  H01L27/11521 ,  H01L27/11582 ,  H01L27/11568

Abstract: 一种半导体器件包括：第一结构，该第一结构包括衬底、电路器件、电连接至电路器件的下互连结构；以及第二结构，在第一结构上。第二结构包括：导电板层；栅电极，在导电板层上，并在第一方向上延伸；分离区，穿透栅电极，并在第一方向上延伸；沟道结构，穿透栅电极，并分别包括沟道层；贯通接触插塞，与栅电极间隔开，并在竖直方向上延伸，以电连接至第一结构的下互连结构；第一接触部和第二接触部，分别电连接至沟道层和贯通接触插塞；位线，将第一接触部和第二接触部中的至少各一个彼此电连接；以及虚设接触部，连接至位线，并与贯通接触插塞间隔开。

公开(公告)号：CN114446979A

公开(公告)日：2022-05-06

申请号：CN202110940284.2

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  朴庆晋 ,  李璱智 ,  李惠珍

IPC: H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582

Abstract: 公开了一种半导体器件及其制造方法以及包括半导体器件的电子系统。该半导体器件可以包括：栅极堆叠，所述栅极堆叠在衬底上，在第一方向上彼此间隔开，并且包括交替地堆叠的电极和单元绝缘层；分离结构，在栅极堆叠之间并且在与第一方向交叉的第二方向上延伸；竖直结构，穿透栅极堆叠并且在竖直结构的上部上具有导电焊盘；支撑结构，在栅极堆叠上；位线，在支撑结构上；以及接触插塞，穿透支撑结构并且将位线电连接到竖直结构。支撑结构在分离结构上的部分的底表面可以低于导电焊盘的顶表面。

公开(公告)号：CN113823634A

公开(公告)日：2021-12-21

申请号：CN202110670054.9

申请日：2021-06-17

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  申重植 ,  孙洪翼 ,  宋炫周

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种垂直存储器件包括栅电极结构、沟道、接触插塞和支撑结构，栅电极结构形成在包括单元阵列区域和垫区域的衬底上。栅电极结构包括在第二方向上延伸并在垫区域上沿第一方向堆叠成阶梯形状的栅电极。沟道在单元阵列区域上延伸穿过栅电极结构。接触插塞分别接触栅电极结构的台阶中的对应的台阶。支撑结构分别延伸穿过台阶中的所述对应的台阶，并在垫区域上沿第一方向延伸。支撑结构包括填充图案以及覆盖填充图案的侧壁和底表面的蚀刻停止图案。每个支撑结构的上表面高于沟道的上表面。

公开(公告)号：CN112652631A

公开(公告)日：2021-04-13

申请号：CN202010805205.2

申请日：2020-08-12

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  宋昇珉 ,  申载勋 ,  申重植 ,  林根元

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；第一模制结构，设置在基底上并且包括多个第一栅电极；第二模制结构，设置在第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。

公开(公告)号：CN215578560U

公开(公告)日：2022-01-18

申请号：CN202121352138.X

申请日：2021-06-17

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  申重植 ,  孙洪翼 ,  宋炫周

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种垂直存储器件包括栅电极结构、沟道、接触插塞和支撑结构，栅电极结构形成在包括单元阵列区域和垫区域的衬底上。栅电极结构包括在第二方向上延伸并在垫区域上沿第一方向堆叠成阶梯形状的栅电极。沟道在单元阵列区域上延伸穿过栅电极结构。接触插塞分别接触栅电极结构的台阶中的对应的台阶。支撑结构分别延伸穿过台阶中的所述对应的台阶，并在垫区域上沿第一方向延伸。支撑结构包括填充图案以及覆盖填充图案的侧壁和底表面的蚀刻停止图案。每个支撑结构的上表面高于沟道的上表面。