公开(公告)号：CN112071911A

公开(公告)日：2020-12-11

申请号：CN202010361342.1

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 梁炆承 ,  崔恩憓 ,  姜承模 ,  金容丞 ,  金正泽 ,  崔珉姬

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10

Abstract: 公开了一种半导体器件。所述半导体器件包括：鳍型图案，位于基底上，鳍型图案在第一方向上延伸并且在第三方向上从基底突出；第一布线图案，位于鳍型图案上，第一布线图案在第三方向上与鳍型图案间隔开；以及栅电极，在垂直于第一方向和第三方向的第二方向上延伸并且围绕第一布线图案，栅电极包括在第二方向上与鳍型图案叠置的第一部分以及与栅电极的除了所述第一部分之外的其余部分对应的第二部分。

公开(公告)号：CN117936460A

公开(公告)日：2024-04-26

申请号：CN202311376878.0

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  俞秀旼 ,  郑谞珍

IPC: H01L21/82 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件的制造方法和一种半导体器件，该制造方法包括：在子栅极牺牲图案和半导体图案的堆叠结构上形成彼此间隔开的多个主栅极牺牲图案；在主栅极牺牲图案之间形成第一绝缘层；去除主栅极牺牲图案；去除子栅极牺牲图案；在从其去除了主栅极牺牲图案的空间中形成主栅极虚设图案；在从其去除了子栅极牺牲图案的空间中形成多个子栅极虚设图案；在去除了第一绝缘层的空间下方形成凹陷；在凹陷内形成源极/漏极图案；在源极/漏极图案上形成第二绝缘层；去除主栅极虚设图案和子栅极虚设图案；以及在去除了主栅极虚设图案和子栅极虚设图案的空间中形成栅极电极。

公开(公告)号：CN117878137A

公开(公告)日：2024-04-12

申请号：CN202311322829.9

申请日：2023-10-12

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  金正泽

IPC: H01L29/06 ,  H01L29/78

Abstract: 提供了半导体装置。所述半导体装置包括：有源区域，包括第一部分和第二部分；隔离区域，位于有源区域的侧表面上；多个有源层，在有源区域的第一部分上沿竖直方向堆叠且彼此间隔开；外延结构，设置在有源区域的第二部分上，连接到所述多个有源层，并且在竖直方向上与隔离区域叠置；栅极结构，延伸以与有源区域交叉并且围绕所述多个有源层中的每个有源层；以及栅极间隔件，位于栅极结构的侧表面上。外延结构包括阻挡层和位于阻挡层上的源极/漏极结构，阻挡层包括多个有源阻挡部分和至少一个第一弯曲部分，所述多个有源阻挡部分分别接触所述多个有源层，所述至少一个第一弯曲部分从所述多个有源阻挡部分中的至少一个弯曲并延伸并且接触栅极间隔件。

公开(公告)号：CN117766562A

公开(公告)日：2024-03-26

申请号：CN202311131264.6

申请日：2023-09-04

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  郑㥠珍

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L29/16

Abstract: 一种半导体装置包括：衬底，其包括在第一方向上延伸的有源区；栅极结构，其在衬底上与有源区交叉并且在第二方向上延伸，其中，有源区包括在栅极结构的至少一侧的凹进区；多个沟道层，其在有源区上，在基本上垂直于衬底的上表面的第三方向上彼此间隔开，并且被栅极结构至少部分地围绕；以及源极/漏极区，其在有源区的凹进区中并且连接至多个沟道层。

公开(公告)号：CN117423727A

公开(公告)日：2024-01-19

申请号：CN202310676475.1

申请日：2023-06-08

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  郑㥠珍

IPC: H01L29/08 ,  H01L29/10 ,  H01L27/088

Abstract: 一种半导体装置包括：在第一方向上彼此间隔开的第一沟道结构和第二沟道结构；以及源极/漏极图案，其在第一沟道结构与第二沟道结构之间，包括接触第一沟道结构的第一界面和接触第二沟道结构的第二界面，其中，在平面图中，源极/漏极图案包括在第二方向上彼此相对的第一侧壁和第二侧壁，第一侧壁包括第一倾斜侧壁、第二倾斜侧壁和第一倾斜侧壁与第二倾斜侧壁相遇之处的第一水平交叉部，在第二方向上，第一界面的宽度与第二界面的宽度不同，并且在第一方向上，从第一界面至第一水平交叉部的距离大于从第二界面至第一水平交叉部的距离。

公开(公告)号：CN109427907B

公开(公告)日：2023-11-07

申请号：CN201810985594.4

申请日：2018-08-28

Applicant: 三星电子株式会社

Inventor： 李商文 ,  金正泽 ,  金利桓 ,  宋宇彬 ,  申东石 ,  李承烈

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/08 ,  H01L21/336

Abstract: 本公开提供了半导体器件及其制造方法。该半导体器件包括：衬底；有源图案，与衬底间隔开并在第一方向上延伸；以及栅极结构，在有源图案上并在与第一方向交叉的第二方向上延伸，其中有源图案的下部在第一方向上延伸并包括相对于衬底的上表面倾斜的第一下表面。

公开(公告)号：CN115881780A

公开(公告)日：2023-03-31

申请号：CN202210712796.8

申请日：2022-06-22

Applicant: 三星电子株式会社

Inventor： 河龙 ,  金锡勳 ,  高到贤 ,  金正泽 ,  梁炆承 ,  李相吉 ,  郑揟珍

IPC: H01L29/08 ,  H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括有源图案；沟道图案，设置在有源图案上，其中，沟道图案包括竖直堆叠并彼此间隔开的多个半导体图案；源极/漏极图案，连接到半导体图案；以及栅电极，设置在半导体图案上。栅电极包括分别置于半导体图案之间的多个部分，源极/漏极图案包括与半导体图案接触的缓冲层和设置在缓冲层上的主层。缓冲层包含硅锗(SiGe)，并且包括第一半导体层和在第一半导体层上的第一回流层。第一回流层的锗浓度小于第一半导体层的锗浓度。

公开(公告)号：CN114725201A

公开(公告)日：2022-07-08

申请号：CN202111493819.2

申请日：2021-12-08

Applicant: 三星电子株式会社

Inventor： 河龙 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  郑㥠珍

IPC: H01L29/423 ,  H01L29/78

Abstract: 一种半导体装置，包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的片状图案；栅极结构，其位于下部图案上，并且包括围绕片状图案的栅电极，栅电极在垂直于第一方向的第二方向上延伸；以及源极/漏极图案，其在下部图案上并且与片状图案接触。片状图案与源极/漏极图案之间的接触表面在第二方向上具有第一宽度，并且片状图案在第二方向上具有大于第一宽度的第二宽度。

公开(公告)号：CN112002757A

公开(公告)日：2020-11-27

申请号：CN202010272045.X

申请日：2020-04-08

Applicant: 三星电子株式会社

Inventor： 曹荣大 ,  张星旭 ,  郑秀珍 ,  金正泽 ,  李始炯

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336

Abstract: 提供了一种半导体器件及其制造方法。半导体器件可以包括半导体图案、栅结构、第一间隔物、第一半导体层和第二半导体层。半导体图案可以形成在衬底上，并且可以在与衬底的上表面垂直的竖直方向上彼此间隔开，并可以在竖直方向上重叠。栅结构可以形成在衬底和半导体图案上。栅结构的至少一部分可以在竖直方向上形成在半导体图案之间。第一间隔物可以覆盖栅结构的相对侧壁，所述侧壁在第一方向上彼此相对。第一半导体层可以覆盖半导体图案在第一方向上的侧壁以及第一间隔物和衬底的表面。第一半导体层可以具有第一杂质浓度。第二半导体层可以形成在第一半导体层上，并且可以具有高于第一杂质浓度的第二杂质浓度。该半导体器件可以具有良好的特性和高可靠性。