-
公开(公告)号：CN109494227A
公开(公告)日：2019-03-19
申请号：CN201811040526.7
申请日：2018-09-06
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。
-
公开(公告)号：CN109216369A
公开(公告)日：2019-01-15
申请号：CN201810711070.6
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11573 , H01L27/11582 , H01L23/488
Abstract: 一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。
-
公开(公告)号：CN109216365A
公开(公告)日：2019-01-15
申请号：CN201810729739.4
申请日：2018-07-05
Applicant: 三星电子株式会社
IPC: H01L27/11551
Abstract: 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。
-
公开(公告)号：CN107946307A
公开(公告)日：2018-04-20
申请号：CN201710597611.2
申请日：2017-07-20
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L23/5283 , H01L27/11565 , H01L27/11556
Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。
-
公开(公告)号：CN107919362A
公开(公告)日：2018-04-17
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11578
CPC classification number: H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/0847 , H01L29/1037 , H01L29/42324 , H01L29/4234 , H01L29/42364 , H01L27/11565 , H01L27/11578
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
Patent Agency Ranking
公开(公告)号：CN107634065A
公开(公告)日：2018-01-26
申请号：CN201710407278.4
申请日：2017-06-02
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L27/11519 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L29/42324 , H01L29/4234
Abstract: 在一个实施方式中，半导体器件包括在衬底上的交替的第一层间绝缘层和栅电极层的堆叠。栅电极层中的至少一个栅电极层具有第一部分和第二部分。第二部分形成至少一个栅电极层的端部，并且第二部分的底表面在比第一部分的底表面更低的高度处。接触插塞从第二部分延伸。
-
公开(公告)号：CN118234230A
公开(公告)日：2024-06-21
申请号：CN202311080489.3
申请日：2023-08-24
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和包括该半导体装置的电子系统。该半导体装置可以包括：栅极堆叠体，包括交替地堆叠在彼此顶部上的绝缘图案和导电图案；存储器沟道结构，穿透栅极堆叠体；选择线结构，在栅极堆叠体上；以及选择沟道结构，穿透选择线结构。存储器沟道结构包括绝缘覆盖层、包围绝缘覆盖层的存储器沟道层以及包围存储器沟道层的存储器层。选择沟道结构可以包括电连接到存储器沟道层的选择沟道层和包围选择沟道层的选择绝缘结构。选择沟道层可以包括在存储器沟道结构上的连接部和在连接部上的柱部，连接部中的晶粒的平均尺寸可以小于柱部中的晶粒的平均尺寸。
-
公开(公告)号：CN110010613B
公开(公告)日：2023-12-19
申请号：CN201811493187.8
申请日：2018-12-07
Applicant: 三星电子株式会社
IPC: H10B41/27
Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。
-
-
公开(公告)号：CN113451327A
公开(公告)日：2021-09-28
申请号：CN202110012743.0
申请日：2021-01-06
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11582 , H01L27/11568
Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括：基底，具有单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极并且在连接区域上具有阶梯结构；垂直沟道结构，位于单元阵列区域上以穿透电极结构并且电连接到基底；虚设结构，位于连接区域上以穿透阶梯结构；以及第一侧壁氧化物图案，置于基底与虚设结构之间。虚设结构包括位于基底上的上部分、与第一侧壁氧化物图案接触的中间部分以及位于中间部分下方的下部分。随着距上部分的垂直距离增大，中间部分的直径减小直到中间部分的直径达到其最小值，然后增大。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.031 seconds)
