公开(公告)号：CN112133697A

公开(公告)日：2020-12-25

申请号：CN202010310463.3

申请日：2020-04-20

Applicant: 三星电子株式会社

Inventor： 金昊俊 ,  李南玹

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78

Abstract: 一种集成电路半导体器件包括：衬底的第一区域中的多桥沟道型晶体管，其中所述多桥沟道型晶体管包括：衬底上的纳米片堆叠结构；纳米片堆叠结构上的第一栅介电层；以及第一栅介电层上的第一栅电极；以及衬底的第二区域中的鳍型晶体管，其中所述鳍型晶体管包括：衬底上的有源鳍；有源鳍上的第二栅介电层；以及第二栅介电层上的第二栅电极，其中纳米片堆叠结构的宽度大于有源鳍的宽度。

公开(公告)号：CN110783332B

公开(公告)日：2024-04-09

申请号：CN201910627849.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 金昊俊 ,  马在亨 ,  裴金钟

IPC: H01L27/088 ,  H01L21/762 ,  H01L21/8234

Abstract: 提供了半导体器件。半导体器件可以包括位于基底上的第一有源图案和第二有源图案。第一有源图案和第二有源图案中的每个可以在第一方向上延伸。第一有源图案和第二有源图案可以分别沿第一方向对齐并且可以分别通过在第二方向上延伸的第一沟槽分离。第一沟槽可以限定第一有源图案的第一侧壁。半导体器件还可以包括：沟道图案，包括堆叠在第一有源图案上的第一半导体图案和第二半导体图案；虚设栅电极，位于沟道图案上并且在第二方向上延伸；以及栅极间隔件，位于虚设栅电极的一侧上，虚设栅电极的所述一侧与第一沟槽相邻。栅极间隔件可以覆盖第一有源图案的第一侧壁。

公开(公告)号：CN117594599A

公开(公告)日：2024-02-23

申请号：CN202311020288.4

申请日：2023-08-14

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  朴炼皓 ,  郭玟灿 ,  金昊俊

IPC: H01L27/088 ,  H01L21/762

Abstract: 一种半导体器件包括：有源区；栅结构，与有源区相交并且包括栅电极；有源区上在栅结构的至少一侧的源/漏区；以及栅隔离结构，在有源区之间的区域上将彼此相对的栅结构彼此隔离。彼此相对的栅结构包括第一栅结构、与第一栅结构相对的第二栅结构、与第一栅结构平行地延伸的第三栅结构、以及与第三栅结构相对且与第二栅结构平行地延伸的第四栅结构。栅隔离结构包括：线型的第一隔离结构，沿第一水平方向延伸；以及孔型的第二隔离结构，在第一栅结构和第二栅结构之间以及第三栅结构和第四栅结构之间穿透第一隔离结构。

公开(公告)号：CN107134454B

公开(公告)日：2021-01-05

申请号：CN201710107234.X

申请日：2017-02-27

Applicant: 三星电子株式会社

Inventor： 李钟昊 ,  金昊俊 ,  石城大 ,  裵金钟

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

Abstract: 根据本发明构思的示例实施方式的半导体器件可以包括：衬底；垂直于衬底的上表面延伸的源/漏区；在衬底上并且彼此分离的多个纳米片；以及在衬底上的栅电极和栅绝缘层。纳米片限定在源/漏区之间在第一方向上延伸的沟道区。栅电极围绕纳米片并且在交叉第一方向的第二方向上延伸。栅绝缘层在纳米片和栅电极之间。栅电极在第一方向上的长度可以大于纳米片中的相邻纳米片之间的间隔。

公开(公告)号：CN111755452A

公开(公告)日：2020-10-09

申请号：CN202010074084.9

申请日：2020-01-22

Applicant: 三星电子株式会社

Inventor： 任琫淳 ,  金昊俊 ,  朴相元 ,  沈相元 ,  沈元补

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  G11C5/06

Abstract: 一种半导体存储器件包括：基板；在基板上方的第一字线，第一字线在第一方向上延伸；在基板上方的第一位线，第一位线在第二方向上延伸；第一存储单元，连接到第一字线和第一位线；第一导电材料，连接到第一字线并且在垂直于第一方向和第二方向的第三方向上从第一字线延伸；第二导电材料，连接到第一位线并且在第一位线上方，第二导电材料在第一方向上延伸；以及第三导电材料，连接到第二导电材料并且在第三方向上从第二导电材料延伸。

公开(公告)号：CN110783332A

公开(公告)日：2020-02-11

申请号：CN201910627849.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 金昊俊 ,  马在亨 ,  裴金钟

IPC: H01L27/088 ,  H01L21/762 ,  H01L21/8234

Abstract: 提供了半导体器件。半导体器件可以包括位于基底上的第一有源图案和第二有源图案。第一有源图案和第二有源图案中的每个可以在第一方向上延伸。第一有源图案和第二有源图案可以分别沿第一方向对齐并且可以分别通过在第二方向上延伸的第一沟槽分离。第一沟槽可以限定第一有源图案的第一侧壁。半导体器件还可以包括：沟道图案，包括堆叠在第一有源图案上的第一半导体图案和第二半导体图案；虚设栅电极，位于沟道图案上并且在第二方向上延伸；以及栅极间隔件，位于虚设栅电极的一侧上，虚设栅电极的所述一侧与第一沟槽相邻。栅极间隔件可以覆盖第一有源图案的第一侧壁。

公开(公告)号：CN110875375B

公开(公告)日：2024-12-20

申请号：CN201910466683.2

申请日：2019-05-30

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  姜明吉 ,  金昊俊 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/78

Abstract: 根据示例实施例的半导体器件包括：衬底，在彼此相交的第一方向和第二方向上延伸；纳米线，在所述衬底上并在所述第二方向上彼此间隔开；栅电极，在所述第一方向上延伸且在所述第二方向上彼此间隔开，并围绕所述纳米线以与所述纳米线竖直地叠置；外部隔墙，在所述衬底上并覆盖所述纳米线上的所述栅电极的侧壁；以及隔离层，在所述栅电极之间并在所述第一方向上延伸，其中，所述隔离层的上表面与所述栅电极的上表面齐平。

公开(公告)号：CN119108399A

公开(公告)日：2024-12-10

申请号：CN202410504988.9

申请日：2024-04-25

Applicant: 三星电子株式会社

Inventor： 金昊俊 ,  李炫宇

IPC: H01L27/092 ,  H01L29/06 ,  H01L21/8238

Abstract: 半导体器件可以包括：衬底，包括有源图案；器件隔离层，限定有源图案；沟道图案，在有源图案上；栅电极，在沟道图案上；以及穿透栅电极的第一隔离图案和第二隔离图案。第一隔离图案可以延伸到器件隔离层中，并且第二隔离图案可以设置为穿透栅电极和器件隔离层，并且可以延伸到衬底的上部中。第二隔离图案的底表面的水平可以低于器件隔离层的底表面的水平。

公开(公告)号：CN118522711A

公开(公告)日：2024-08-20

申请号：CN202311376622.X

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 金知雄 ,  金珍圭 ,  金昊俊 ,  安宰贤 ,  刘素罗

IPC: H01L23/48 ,  H01L23/528 ,  H01L23/522 ,  H01L23/532 ,  B81B7/00

Abstract: 提供了一种具有简化的设计和改善的性能的半导体装置。所述半导体装置包括：基底，包括正面和与正面背对的背面；电子器件，在基底的正面上；层间绝缘层，覆盖电子器件；正面布线结构，在层间绝缘层上；背面布线结构，在基底的背面上；以及至少一个单元链，将电子器件与背面布线结构电连接，单元链包括：贯通插塞，穿过基底；连接接触件，在层间绝缘层上；第一链插塞，穿过层间绝缘层以将贯通插塞与连接接触件连接；以及第二链插塞，穿过层间绝缘层以连接到贯通插塞。

公开(公告)号：CN111755452B

公开(公告)日：2024-03-12

申请号：CN202010074084.9

申请日：2020-01-22

Applicant: 三星电子株式会社

Inventor： 任琫淳 ,  金昊俊 ,  朴相元 ,  沈相元 ,  沈元补

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/27 ,  G11C5/06

Abstract: 一种半导体存储器件包括：基板；在基板上方的第一字线，第一字线在第一方向上延伸；在基板上方的第一位线，第一位线在第二方向上延伸；第一存储单元，连接到第一字线和第一位线；第一导电材料，连接到第一字线并且在垂直于第一方向和第二方向的第三方向上从第一字线延伸；第二导电材料，连接到第一位线并且在第一位线上方，第二导电材料在第一方向上延伸；以及第三导电材料，连接到第二导电材料并且在第三方向上从第二导电材料延伸。