公开(公告)号：CN116093100A

公开(公告)日：2023-05-09

申请号：CN202211375183.6

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑珉在 ,  南乾佑 ,  赵财喜

IPC: H01L27/02 ,  G06F30/394 ,  G06F30/3947

Abstract: 提供了一种集成电路及其形成方法，该集成电路包括第一标准单元，第一标准单元包括：第一金属层，第一金属层包括分别在第一水平方向上延伸并在第二水平方向上彼此间隔开的多个轨道、包括形成在从所述多个轨道中选择的轨道上的导电图案的参差不齐的图案、以及离开所述多个轨道形成的连接图案；分别在第二水平方向上延伸的多条栅极线；以及栅极接触，配置为将从所述多条栅极线中选择的栅极线连接到第一金属层以将连接图案连接到所选择的栅极线。

公开(公告)号：CN115394773A

公开(公告)日：2022-11-25

申请号：CN202210188963.3

申请日：2022-02-28

Applicant: 三星电子株式会社

Inventor： 郑珉在 ,  都桢湖 ,  徐在禹 ,  柳志秀 ,  俞炫圭

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件可以包括：衬底，所述衬底包括在第一方向上彼此相邻并共享单元边界的第一逻辑单元和第二逻辑单元；第一金属层，所述第一金属层位于所述衬底上，所述第一金属层包括电力线，所述电力线设置在所述单元边界上以在与所述第一方向交叉的第二方向上延伸并具有平行于所述第二方向的中心线；以及第二金属层，所述第二金属层位于所述第一金属层上。所述第二金属层可以包括设置在所述第一逻辑单元和所述第二逻辑单元中的每一者上的第一上互连线和第二上互连线。所述第一上互连线可以沿着第一互连轨道在第一方向上延伸。所述第二上互连线可以沿着第二互连轨道在所述第一方向上延伸。

公开(公告)号：CN115117052A

公开(公告)日：2022-09-27

申请号：CN202210130051.0

申请日：2022-02-11

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  徐在禹 ,  白尚训 ,  柳志秀 ,  俞炫圭 ,  郑珉在

IPC: H01L27/02 ,  H01L23/50

Abstract: 公开了提供增加的引脚接入点的集成电路及其设计方法。所述集成电路包括：第一单元，所述第一单元包括在第一线路层中沿着第一轨迹在第一方向上延伸的第一下图案；以及第二单元，所述第二单元包括在所述第一线路层中沿着所述第一轨迹在所述第一方向上延伸的第二下图案，并且所述第二下图案与所述第一下图案相距所述第一线路层的最小间距或者更远，其中，所述第一下图案对应于所述第一单元的引脚，并且与所述第一下图案距所述第一单元与所述第二单元之间的边界相比，所述第二下图案距所述第一单元与所述第二单元之间的边界更远。

公开(公告)号：CN114975423A

公开(公告)日：2022-08-30

申请号：CN202210136514.4

申请日：2022-02-15

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  徐在禹 ,  俞炫圭 ,  郑珉在

IPC: H01L27/02 ,  H01L23/528 ,  G06F30/3947

Abstract: 一种集成电路(IC)包括：多个栅电极，在第一方向上延伸并在与第一方向正交的第二方向上排列；多个第一电源线，在第一方向上延伸以向标准单元供电，并分别被布置为与栅电极的第一侧相邻；以及多个信号线，在第一方向上延伸以传输标准单元的输入信号或输出信号，并分别被布置为与栅电极的第二侧相邻。

公开(公告)号：CN117096150A

公开(公告)日：2023-11-21

申请号：CN202310471196.1

申请日：2023-04-27

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  柳志秀 ,  南乾佑 ,  都桢湖 ,  郑珉在 ,  赵财喜

IPC: H01L27/02 ,  G06F30/392 ,  G06F30/394

Abstract: 一种集成电路包括分别布置在彼此邻近并且在第一方向上延伸的第一行和第二行中的第一单元和第二单元，以及在第一行和第二行中连续布置的第三单元，其中，第一单元和第二单元中的每一个包括第一有源图案组，第一有源图案组包括在第一方向上延伸并且具有第一导电类型的至少一个有源图案，第三单元包括第二有源图案组，第二有源图案组包括在第一行中在第一方向上延伸并且具有第一导电类型的至少一个有源图案，并且第二有源图案组的有效沟道宽度大于第一有源图案组的有效沟道宽度。

公开(公告)号：CN116741777A

公开(公告)日：2023-09-12

申请号：CN202310190812.6

申请日：2023-03-01

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  柳志秀 ,  俞炫圭 ,  张胤京 ,  郑珉在

IPC: H01L27/092 ,  H01L27/02

Abstract: 一种集成电路可以包括：第一有源图案组，在第一行中沿第一方向延伸并且包括在第一方向上彼此重叠的多个有源图案，第一行沿第一方向延伸；以及多个栅电极，在第一行中沿垂直于第一方向的第二方向延伸，其中，第一有源图案组中的在第一方向上彼此相邻的两个有源图案可以在第二方向上具有相同的宽度，或在第二方向上具有相差第一偏移量或第二偏移量的宽度。

公开(公告)号：CN115939124A

公开(公告)日：2023-04-07

申请号：CN202210850196.8

申请日：2022-07-19

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  林优镇 ,  都桢湖 ,  徐在禹 ,  俞炫圭 ,  郑珉在

IPC: H01L27/02 ,  G06F30/3947

Abstract: 提供了一种集成电路，包括布置在多行上的标准单元。该标准单元可以包括：多个功能单元，每个功能单元都被实现为逻辑电路；以及多个填充单元，包括至少一个第一填充单元和至少一个第二填充单元，每个填充单元包括后端线(BEOL)图案、中间线(MOL)图案和前端线(FEOL)图案中的至少一个图案，并且其中，至少一个第一填充单元和至少一个第二填充单元具有彼此相同的大小，并且至少一个第一填充单元的至少一个图案中的一个图案的密度不同于至少一个第二填充单元的至少一个图案中的一个图案的密度。

公开(公告)号：CN114911452A

公开(公告)日：2022-08-16

申请号：CN202210122092.5

申请日：2022-02-09

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  郑珉在 ,  金容德 ,  梁箕容 ,  全应彻 ,  金昌泛 ,  裵武奎

IPC: G06F7/502 ,  G06F7/503 ,  G06F30/392 ,  G06F30/394 ,  H01L27/02 ,  H01L27/092

Abstract: 一种多高度加法器单元，被配置为接收第一输入信号、第二输入信号以及进位输入信号并且输出和输出信号以及进位输出信号，该多高度加法器单元包括：多个电路区域，包括对其施加第一输入信号的多个第一栅极线以及对其施加第二输入信号的多个第二栅极线，其中，第一电路区域和第二电路区域中的至少一个布置在第一行中，第三电路区域和第四电路区域中的至少一个布置在与第一行平行的第二行中，以及布置在第一行中的电路区域的第一栅极线与布置在第二行中的电路区域的第一栅极线对齐。