公开(公告)号：CN118352353A

公开(公告)日：2024-07-16

申请号：CN202410030296.5

申请日：2024-01-08

Applicant: 三星电子株式会社

Inventor： 赵庸恩 ,  崔银希 ,  金起范 ,  金宣暻 ,  金夏永 ,  卢贤定 ,  裵武奎

IPC: H01L27/02 ,  H01L27/092 ,  G06F30/327 ,  G06F30/392 ,  G06F30/394

Abstract: 一种集成电路包括：第一区域，所述第一区域具有布置在沿第一方向延伸的第一行中的多个第一单元和在与所述第一方向交叉的第二方向上延伸的多个第一栅电极；第二区域，所述第二区域具有布置在沿所述第一方向延伸的第二行中的多个第二单元和在所述第二方向上延伸的多个第二栅电极；以及第三区域，所述第三区域位于所述第一区域与所述第二区域之间并且具有在所述第二方向上延伸的多个第三栅电极。每个所述第二行的第二高度大于每个所述第一行的第一高度。所述第一栅电极的节距、所述第二栅电极的节距和所述第三栅电极的节距是相同的。

公开(公告)号：CN112713135B

公开(公告)日：2024-09-24

申请号：CN202011096148.1

申请日：2020-10-14

Applicant: 三星电子株式会社

Inventor： 金珍泰 ,  金夏永 ,  金信佑 ,  裵武奎 ,  李在夏

IPC: H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。

公开(公告)号：CN114911452A

公开(公告)日：2022-08-16

申请号：CN202210122092.5

申请日：2022-02-09

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  郑珉在 ,  金容德 ,  梁箕容 ,  全应彻 ,  金昌泛 ,  裵武奎

IPC: G06F7/502 ,  G06F7/503 ,  G06F30/392 ,  G06F30/394 ,  H01L27/02 ,  H01L27/092

Abstract: 一种多高度加法器单元，被配置为接收第一输入信号、第二输入信号以及进位输入信号并且输出和输出信号以及进位输出信号，该多高度加法器单元包括：多个电路区域，包括对其施加第一输入信号的多个第一栅极线以及对其施加第二输入信号的多个第二栅极线，其中，第一电路区域和第二电路区域中的至少一个布置在第一行中，第三电路区域和第四电路区域中的至少一个布置在与第一行平行的第二行中，以及布置在第一行中的电路区域的第一栅极线与布置在第二行中的电路区域的第一栅极线对齐。

公开(公告)号：CN112713135A

公开(公告)日：2021-04-27

申请号：CN202011096148.1

申请日：2020-10-14

Applicant: 三星电子株式会社

Inventor： 金珍泰 ,  金夏永 ,  金信佑 ,  裵武奎 ,  李在夏

IPC: H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。