-
公开(公告)号：CN113130379A
公开(公告)日：2021-07-16
申请号：CN202011264983.1
申请日：2020-11-12
Applicant: 三星电子株式会社
IPC: H01L21/765 , H01L29/78 , H01L21/336 , H01L27/092
Abstract: 一种半导体器件包括：衬底，包括有源区和器件隔离区；在衬底上形成的平板结构；氧化物半导体层，在有源区和器件隔离区中覆盖所述平板结构的顶表面并且连续地设置在衬底的顶表面上；栅极结构，设置在氧化物半导体层上并且包括栅极介电层和栅电极；以及源/漏区，设置在栅极结构的两侧并形成在氧化物半导体层中，其中当从侧横截面观察时，平板结构的延伸方向和栅极结构的延伸方向彼此交叉。
-
公开(公告)号：CN112838088A
公开(公告)日：2021-05-25
申请号：CN202010793109.0
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件，包括：三维结构的存储单元阵列，包括沿第一水平方向、第二水平方向和竖直方向重复地布置在衬底上的多个存储单元，第一水平方向和第二水平方向与衬底的主表面平行并且彼此交叉，竖直方向垂直于该主表面；其中，多个存储单元的每个存储单元包括三个晶体管。一种制造半导体存储器件的方法，包括：在衬底上沿竖直方向同时形成布置成行的多个存储单元，其中，多个存储单元中的每个存储单元包括三个晶体管。
-
公开(公告)号：CN107731907A
公开(公告)日：2018-02-23
申请号：CN201710605564.1
申请日：2017-07-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
CPC classification number: H01L27/10823 , H01L27/10814 , H01L27/10876 , H01L28/90 , H01L29/0649 , H01L29/4236 , H01L29/51 , H01L29/7831 , H01L29/42364
Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。
-
公开(公告)号：CN100481507C
公开(公告)日：2009-04-22
申请号：CN200610107425.8
申请日：2006-07-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/02 , H01L21/336 , H01L21/822
CPC classification number: H01L29/66621 , H01L21/823481 , H01L27/10876 , H01L29/78
Abstract: 一种晶体管，包括衬底和设置在衬底中的隔离区。该隔离区限定包括上和下有源区的有源区，上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度。绝缘栅电极穿过上有源区延伸并进入下有源区。源区和漏区设置在绝缘栅电极的不同第一和第二侧上的有源区中。绝缘栅电极可包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极宽。说明了相关的制造方法。
-
公开(公告)号：CN119835935A
公开(公告)日：2025-04-15
申请号：CN202410855046.5
申请日：2024-06-28
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件可以包括：在衬底上的外围电路结构；在外围电路结构上的层间绝缘层；在层间绝缘层中在第一方向上延伸的位线；半导体图案，在位线上，并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及将第一垂直部分和第二垂直部分彼此连接的水平部分；第一字线和第二字线，在水平部分上并分别与第一垂直部分和第二垂直部分相邻；以及栅极绝缘图案，插设在第一垂直部分和第一字线之间以及在第二垂直部分和第二字线之间。层间绝缘层的上表面和位线的上表面彼此共面。
-
Patent Agency Ranking
公开(公告)号：CN119317104A
公开(公告)日：2025-01-14
申请号：CN202410642689.1
申请日：2024-05-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了具有改进的集成度和电特性的半导体存储装置，包括：位线，在衬底上在第一方向上延伸；沟道结构，在位线上并且包括在第二方向上延伸的第一垂直部分和在第一方向上与第一垂直部分间隔开并在第二方向上延伸的第二垂直部分；背栅电极，在沟道结构的至少一侧上在位线上并在第二方向上延伸；背栅极绝缘膜，在背栅电极和沟道结构之间；背栅极覆盖膜，在背栅电极和背栅极绝缘膜上；第一字线，在第一垂直部分和第二垂直部分之间并在第二方向上延伸；第二字线，在第一垂直部分和第二垂直部分之间、在第二方向上延伸并在第一方向上与第一字线间隔开；以及第一电容器和第二电容器，在第一垂直部分和第二垂直部分上连接到第一垂直部分和第二垂直部分。
-
-
公开(公告)号：CN118053911A
公开(公告)日：2024-05-17
申请号：CN202311494058.1
申请日：2023-11-10
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
IPC: H01L29/786 , H01L29/423 , H01L29/08
Abstract: 一种半导体装置，包括：第一绝缘层，其设置在衬底上；下栅极图案，其设置在第一绝缘层上；第二绝缘层，其覆盖下栅极图案的至少一部分；第一下栅极绝缘层，其设置在下栅极图案和第二绝缘层上；源极图案和漏极图案，其设置在第一下栅极绝缘层上，其中，源极图案和漏极图案彼此间隔开以包括面对下栅极图案的沟槽；氧化物半导体层，其沿源极图案和漏极图案的表面以及沟槽的底表面形成；上栅极绝缘层，其设置在氧化物半导体层上；以及上栅极图案，其设置在上栅极绝缘层上并填充沟槽。
-
公开(公告)号：CN117279388A
公开(公告)日：2023-12-22
申请号：CN202310380563.7
申请日：2023-04-11
Applicant: 三星电子株式会社
Abstract: 一种3D半导体存储器件包括：第一贯通结构，所述第一贯通结构位于衬底上，并且包括在第一方向上彼此间隔开的第一导电柱和第二导电柱；电极，所述电极与所述第一贯通结构相邻，并且在所述第一方向上水平地延伸；以及铁电层和沟道层，所述铁电层和所述沟道层位于所述电极与所述第一导电柱和所述第二导电柱之间。所述沟道层将所述第一导电柱和所述第二导电柱彼此连接。所述铁电层设置在所述电极与所述沟道层之间。当在俯视图中观察时，所述铁电层沿着所述沟道层从所述第一导电柱的侧壁延伸到所述第二导电柱的侧壁。
-
公开(公告)号：CN116896865A
公开(公告)日：2023-10-17
申请号：CN202211663754.6
申请日：2022-12-23
Applicant: 三星电子株式会社
Abstract: 提供半导体装置。所述半导体装置包括：第一导线，在第一水平方向上延伸；多个半导体图案，在第一导线上并且在第一水平方向上彼此间隔开，其中，所述多个半导体图案中的每个包括在第一水平方向上彼此相对的第一垂直部和第二垂直部；第二导线，在所述多个半导体图案中的每个的第一垂直部与第二垂直部之间在第二水平方向上延伸，第二水平方向与第一水平方向相交；栅极介电图案，在第一垂直部与第二垂直部之间以及第二垂直部与第二导线之间；以及阻挡图案，在相邻的半导体图案之间。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.026 seconds)
