-
公开(公告)号：CN1702883A
公开(公告)日：2005-11-30
申请号：CN200510074362.6
申请日：2005-05-27
Applicant: 三星电子株式会社
Inventor： 宋胤宗 , 黄荣南 , 南相敦 , 赵性来 , 高宽协 , 李忠满 , 具奉珍 , 河龙湖 , 李秀渊 , 郑椙旭 , 李智惠 , 柳庚昶 , 李世昊 , 安洙珍 , 朴淳五 , 李将银
CPC classification number: H01L29/7843 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1666
Abstract: 在一个实施例中，相变存储器件具有防止存储单元污染或氧化的氧化阻挡层及其制造方法。在一个实施例中，半导体存储器件包括覆盖在半导体衬底上的压模层。该压模层具有从其顶表面垂直扩展的突起部分。该器件进一步包括邻近突起部分的相变图案和电气连接至相变图案的下电极。
-
公开(公告)号：CN110504264B
公开(公告)日：2025-03-18
申请号：CN201910298285.4
申请日：2019-04-15
Applicant: 三星电子株式会社
Abstract: 根据本发明构思的示例实施例的半导体装置包括：衬底，其具有第一区域和与第一区域水平地分开的第二区域；第一栅线，其位于第一区域中，第一栅线包括第一下功函数层和布置在第一下功函数层上的第一上功函数层；以及，第二栅线，其位于第二区域中，并且包括第二下功函数层，第二栅线在水平的第一方向上的宽度等于或窄于第一栅线在第一方向上的宽度，其中，第一上功函数层的最上端和第二下功函数层的最上端相对于与第一方向垂直的第二方向各自位于比第一下功函数层的最上端更高的竖直水平处。
-
-
公开(公告)号：CN112242404A
公开(公告)日：2021-01-19
申请号：CN202010359712.8
申请日：2020-04-29
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11582 , H01L25/18
Abstract: 一种三维半导体器件包括：下衬底；设置在下衬底上的多个下晶体管；设置在下晶体管上的上衬底；设置在下晶体管与上衬底之间的多个下导电线路；以及设置在上衬底上的多个上晶体管。至少一个下晶体管连接到相应的下导电线路。每一个上晶体管包括：设置在上衬底上的上栅电极；在上栅电极的第一侧设置在上衬底中的第一上源/漏极图案；以及在上栅电极的相对的第二侧设置在上衬底中的第二上源/漏极图案。上栅电极包括硅锗(SiGe)。
-
公开(公告)号：CN110047743A
公开(公告)日：2019-07-23
申请号：CN201910255989.3
申请日：2015-03-19
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/8238 , H01L21/84 , H01L29/417 , H01L29/49 , H01L29/51
Abstract: 本公开提供一种制造半导体器件的方法。该方法包括：在基板上形成层间绝缘层，该层间绝缘层包括第一沟槽；在第一沟槽中形成高k电介质层；在高k电介质层上依次形成扩散层和阻挡层；随后进行退火；在退火之后，依次去除阻挡层和扩散层；在高k电介质层上形成第一势垒层；在第一势垒层上依次形成功函数调节层和栅极导体；以及在栅极导体上形成盖层。
-
Patent Agency Ranking
公开(公告)号：CN104934377B
公开(公告)日：2019-04-30
申请号：CN201510122545.4
申请日：2015-03-19
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L21/336 , H01L21/28
Abstract: 本公开提供一种制造半导体器件的方法。该方法包括：在基板上形成层间绝缘层，该层间绝缘层包括第一沟槽；在第一沟槽中形成高k电介质层；在高k电介质层上依次形成扩散层和阻挡层；随后进行退火；在退火之后，依次去除阻挡层和扩散层；在高k电介质层上形成第一势垒层；在第一势垒层上依次形成功函数调节层和栅极导体；以及在栅极导体上形成盖层。
-
公开(公告)号：CN101393965B
公开(公告)日：2013-10-02
申请号：CN200810135808.5
申请日：2008-07-14
Applicant: 三星电子株式会社
Abstract: 提供用于形成具有底电极的相变存储器件的方法。相变存储器件可以具有在基底上的底部图案。线形状或者L形状的底电极可以被形成为与基底上的相应底部图案接触，并且具有由在基底上的x和y轴方向上的尺度限定的上表面。沿着底电极的上表面的x轴的尺度具有比用于制造相变存储器件的光刻处理的分辨极限小的宽度。相变图案可以被形成为与底电极的上表面接触，以具有比在底电极的上表面的x和y轴方向上的每个尺度更大的宽度，并且上电极可以被形成在所述相变图案上，其中，所述线形状或者L形状表示在x轴方向上的底电极的剖面线形状或者剖面L形状。
-
公开(公告)号：CN118899295A
公开(公告)日：2024-11-05
申请号：CN202311712262.6
申请日：2023-12-13
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538
Abstract: 一种半导体器件包括：模制层，所述模制层限定沟槽；以及导电结构，所述导电结构设置在所述沟槽上。所述导电结构包括导电层和衬垫，并且所述导电层包括上部和下部。所述衬垫包括基体部和位于所述基体部上的侧壁部，并且所述导电层的所述上部设置在比所述衬垫的所述侧壁部高的高度。所述衬垫的所述侧壁部介于所述导电层的所述下部与所述模制层之间，并且所述衬垫的所述基体部的顶表面与所述导电层的所述下部的底表面接触。所述衬垫的所述侧壁部的宽度随着高度增大而减小。
-
公开(公告)号：CN116247086A
公开(公告)日：2023-06-09
申请号：CN202211071365.4
申请日：2022-09-01
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/49 , H01L29/40
Abstract: 提供了一种制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底中形成沟槽；在所述沟槽上形成栅极电介质层；在所述栅极电介质层上形成栅极层；以及对所述栅极电介质层和所述栅极层进行第一退火，其中，在所述第一退火的操作之后，所述栅极层包含钼‑钽合金。
-
公开(公告)号：CN110047743B
公开(公告)日：2022-12-27
申请号：CN201910255989.3
申请日：2015-03-19
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/8238 , H01L21/84 , H01L29/417 , H01L29/49 , H01L29/51
Abstract: 本公开提供一种制造半导体器件的方法。该方法包括：在基板上形成层间绝缘层，该层间绝缘层包括第一沟槽；在第一沟槽中形成高k电介质层；在高k电介质层上依次形成扩散层和阻挡层；随后进行退火；在退火之后，依次去除阻挡层和扩散层；在高k电介质层上形成第一势垒层；在第一势垒层上依次形成功函数调节层和栅极导体；以及在栅极导体上形成盖层。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.024 seconds)
