制造半导体器件的方法
    12.
    发明授权

    公开(公告)号:CN109801918B

    公开(公告)日:2023-10-17

    申请号:CN201811248928.6

    申请日:2018-10-24

    Abstract: 一种制造半导体器件的方法包括:在衬底上交替堆叠牺牲层和层间绝缘层,以形成堆叠结构;形成穿透堆叠结构的沟道;形成穿透堆叠结构的分离区;通过去除穿过分离区的牺牲层来形成横向开口;以及在横向开口中形成栅电极。形成栅电极可以包括:通过供应源气体和第一反应气体在横向开口中形成成核层,以及通过供应源气体和与第一反应气体不同的第二反应气体在成核层上形成体层以填充横向开口。第一反应气体可以从储存在充气单元中并从充气单元供应的第一反应气体源供应。

    包括上喷头和下喷头在内的沉积装置

    公开(公告)号:CN109797376B

    公开(公告)日:2022-10-28

    申请号:CN201811268189.7

    申请日:2018-10-29

    Abstract: 一种沉积装置,包括:上喷头和下喷头,位于处理腔室内,所述上喷头和所述下喷头面向彼此;支撑结构,位于所述上喷头和所述下喷头之间,用于支撑晶圆,所述支撑结构连接到所述下喷头;以及等离子体处理区域,位于由所述支撑结构支撑的晶圆和所述下喷头之间,其中,所述下喷头包括下孔,用于向所述晶圆的方向喷射下部气体,所述上喷头包括上孔,用于向所述晶圆的方向喷射上部气体,以及所述支撑结构包括通孔部,用于将通过所述下孔喷射的下部气体的一部分排放到所述支撑结构和所述上喷头之间的空间中。

    半导体存储器件和导体结构

    公开(公告)号:CN109244078A

    公开(公告)日:2019-01-18

    申请号:CN201810749616.7

    申请日:2018-07-10

    Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。

    半导体器件及其形成方法
    16.
    发明授权

    公开(公告)号:CN109427807B

    公开(公告)日:2023-09-12

    申请号:CN201810818513.1

    申请日:2018-07-24

    Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括:多个栅电极,其层叠在衬底上并且在垂直方向上彼此间隔开;以及沟道区域,其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括:第一导电层,其限定朝向所述沟道区域凹入的凹陷;以及第二导电层,其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度,并且所述杂质可以包括氮(N)。

    半导体存储器件和导体结构

    公开(公告)号:CN109244078B

    公开(公告)日:2023-07-04

    申请号:CN201810749616.7

    申请日:2018-07-10

    Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。

    包括上喷头和下喷头的沉积设备

    公开(公告)号:CN109797379B

    公开(公告)日:2022-11-15

    申请号:CN201811267563.1

    申请日:2018-10-29

    Abstract: 一种用于在晶圆上沉积材料的沉积设备,该设备包括:下喷头;上喷头,设置在所述下喷头上方,所述上喷头面对所述下喷头;以及支撑结构,位于所述上喷头与所述下喷头之间,所述晶圆能够被所述支撑结构支撑,其中,所述上喷头包括用于向所述晶圆上提供上部气体的上孔,所述下喷头包括用于向所述晶圆上提供下部气体的下孔,所述支撑结构包括:环形体,围绕所述晶圆;多个环支撑轴,位于所述环形体与所述下喷头之间;以及多个晶圆支撑件,从环形体的下部区域向内延伸以支撑晶圆,并且多个晶圆支撑件彼此间隔开。

    半导体器件及其形成方法
    20.
    发明公开

    公开(公告)号:CN109427807A

    公开(公告)日:2019-03-05

    申请号:CN201810818513.1

    申请日:2018-07-24

    Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括:多个栅电极,其层叠在衬底上并且在垂直方向上彼此间隔开;以及沟道区域,其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括:第一导电层,其限定朝向所述沟道区域凹入的凹陷;以及第二导电层,其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度,并且所述杂质可以包括氮(N)。

Patent Agency Ranking