-
公开(公告)号：CN109830479B
公开(公告)日：2022-04-19
申请号：CN201811405041.3
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/49
Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线，第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线，第二栅极线具有与第一栅极线的宽度相等的宽度，并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。
-
公开(公告)号：CN112018169A
公开(公告)日：2020-12-01
申请号：CN202010111620.8
申请日：2020-02-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/10 , H01L27/088 , H01L21/8234 , B82Y40/00
Abstract: 一种集成电路半导体装置，包括：第一区域，其包括第一晶体管；以及第二区域，其在第二方向上与第一区域接触。第一晶体管包括在第一方向上延伸的第一有源鳍、在第二方向上从第一有源鳍延伸到第一隔离层上的第一栅极电介质层、以及在第一栅极电介质层上的第一栅电极。第二区域包括第二晶体管，第二晶体管包括在第一方向上延伸的第二有源鳍、在第二方向上从第二有源鳍延伸到第二隔离层上的第二栅极电介质层、以及在第二栅极电介质层上的第二栅电极。该集成电路半导体装置包括栅极电介质层去除区域，该栅极电介质层去除区域临近第一区域和第二区域之间的边界。
-
公开(公告)号：CN109935585A
公开(公告)日：2019-06-25
申请号：CN201810833546.3
申请日：2018-07-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H01L29/49 , H01L29/78 , H01L29/786
Abstract: 提供了一种具有多阈值电压的半导体器件，所述半导体器件包括位于半导体基底上的有源区、位于单独的对应的有源区上的栅极结构以及在半导体基底中位于单独的对应的栅极结构的相对侧上的源极/漏极区。每个单独的栅极结构包括顺序堆叠的高介电层、第一逸出功金属层、具有比第一逸出功金属层低的逸出功的第二逸出功金属层和栅极金属层。栅极结构的第一逸出功金属层具有不同的厚度，从而栅极结构包括最大栅极结构，其中最大栅极结构的第一逸出功金属层具有第一逸出功金属层中的最大厚度。最大栅极结构包括位于最大栅极结构的高介电层上的覆盖层，其中，覆盖层包括一种或更多种杂质元素。
-
公开(公告)号：CN109830479A
公开(公告)日：2019-05-31
申请号：CN201811405041.3
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/49
Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线，第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线，第二栅极线具有与第一栅极线的宽度相等的宽度，并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。
-
公开(公告)号：CN106486380A
公开(公告)日：2017-03-08
申请号：CN201610720187.1
申请日：2016-08-24
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28
Abstract: 制造半导体器件的方法被提供。所述方法可以包括：形成从衬底突出的鳍型有源区；形成覆盖鳍型有源区的顶表面和两侧壁的栅绝缘膜。栅绝缘膜可以包括高k电介质膜。所述方法还可以包括：在栅绝缘膜上形成含金属层；在含金属层上形成包含氢原子的硅覆盖层；去除硅覆盖层中包含的氢原子的一部分；去除硅覆盖层和至少一部分含金属层；以及在栅绝缘膜上形成栅电极。栅电极可以覆盖鳍型有源区的顶表面和两个侧壁。
-
Patent Agency Ranking
公开(公告)号：CN114078843A
公开(公告)日：2022-02-22
申请号：CN202110907987.5
申请日：2021-08-09
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件，包括：衬底，包括沿第一方向的第一区域和第二区域、以及在第一区域和第二区域之间的第三区域；有源图案，在衬底上沿第一方向延伸；以及第一栅电极至第三栅电极，在有源图案上彼此间隔开并且沿第二方向延伸，第一区域的有源图案包括彼此间隔开并且穿透第一栅电极的第一半导体图案，第二区域的有源图案包括彼此间隔开并且穿透第二栅电极的第二半导体图案，第三区域的有源图案包括过渡图案，过渡图案从衬底突出并且与第三栅电极相交，并且过渡图案包括牺牲图案和第三半导体图案，牺牲图案和第三半导体图案交替堆叠在第三区域上并且包括彼此不同的材料。
-
公开(公告)号：CN106972048B
公开(公告)日：2021-08-17
申请号：CN201610848720.2
申请日：2016-09-23
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 制造半导体器件的方法可以包括：分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，测量区不同于有源区；形成分别交叉第一鳍图案和第二鳍图案的第一栅电极和第二栅电极；以及测量第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定第一栅电极的阈值电压。
-
公开(公告)号：CN110534570A
公开(公告)日：2019-12-03
申请号：CN201910143879.8
申请日：2019-02-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。
-
公开(公告)号：CN109841673A
公开(公告)日：2019-06-04
申请号：CN201811311350.4
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。
-
公开(公告)号：CN106972048A
公开(公告)日：2017-07-21
申请号：CN201610848720.2
申请日：2016-09-23
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/336 , H01L29/78
CPC classification number: H01L29/66795 , H01L29/0688 , H01L29/785
Abstract: 制造半导体器件的方法可以包括：分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，测量区不同于有源区；形成分别交叉第一鳍图案和第二鳍图案的第一栅电极和第二栅电极；以及测量第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定第一栅电极的阈值电压。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.033 seconds)
