-
Patent Agency Ranking
公开(公告)号：CN109671709B
公开(公告)日：2023-06-06
申请号：CN201811192019.5
申请日：2018-10-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本发明公开了一种半导体存储器装置及一种制造半导体存储器装置的方法。所述半导体存储器装置包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在衬底中且穿过有源区延伸。栅极线中的每一者包括：导电层；衬层，设置在导电层与衬底之间且将导电层与衬底分隔开；以及第一逸出功调整层，设置在导电层及衬层上。第一逸出功调整层包含第一逸出功调整材料。第一逸出功调整层的逸出功小于导电层及衬层的逸出功。本发明的半导体存储器装置具有增强的电特性。
-
公开(公告)号：CN115249708A
公开(公告)日：2022-10-28
申请号：CN202210200474.5
申请日：2022-03-01
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体器件，包括在衬底上沿第一方向延伸的位线、与位线中两条相邻位线之间的衬底连接的下接触部、下接触部上的着接焊盘、以及围绕着接焊盘侧壁的绝缘结构，所述绝缘结构包括顶表面在比着接焊盘的顶表面低的水平处的第一绝缘图案和在第一绝缘图案的顶表面上的第二绝缘图案。
-
公开(公告)号：CN106972017B
公开(公告)日：2021-12-14
申请号：CN201710006922.7
申请日：2017-01-05
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括间隔开的有源区以及使有源区彼此隔离的器件隔离区；和柱阵列图案，包括交叠有源区的多个柱图案，该多个柱图案在第一方向上和在交叉第一方向的第二方向上以相等的距离彼此间隔开，其中该多个柱图案包括在第一方向上和在第二方向上交替地设置的第一柱图案和第二柱图案，第一柱图案的水平横截面的形状不同于第二柱图案的水平横截面的形状。
-
公开(公告)号：CN109671709A
公开(公告)日：2019-04-23
申请号：CN201811192019.5
申请日：2018-10-12
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/1052 , H01L21/823842 , H01L21/8239 , H01L27/10814 , H01L27/10817 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L27/10891 , H01L27/10894 , H01L27/10897 , H01L29/0649 , H01L27/10805 , H01L27/10852 , H01L27/10861
Abstract: 本发明公开了一种半导体存储器装置及一种制造半导体存储器装置的方法。所述半导体存储器装置包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在衬底中且穿过有源区延伸。栅极线中的每一者包括：导电层；衬层，设置在导电层与衬底之间且将导电层与衬底分隔开；以及第一逸出功调整层，设置在导电层及衬层上。第一逸出功调整层包含第一逸出功调整材料。第一逸出功调整层的逸出功小于导电层及衬层的逸出功。本发明的半导体存储器装置具有增强的电特性。
-
公开(公告)号：CN106972017A
公开(公告)日：2017-07-21
申请号：CN201710006922.7
申请日：2017-01-05
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10891 , H01L27/10805
Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括间隔开的有源区以及使有源区彼此隔离的器件隔离区；和柱阵列图案，包括交叠有源区的多个柱图案，该多个柱图案在第一方向上和在交叉第一方向的第二方向上以相等的距离彼此间隔开，其中该多个柱图案包括在第一方向上和在第二方向上交替地设置的第一柱图案和第二柱图案，第一柱图案的水平横截面的形状不同于第二柱图案的水平横截面的形状。
-
-
-
-
Search Results
15
records
(took 0.032 seconds)
