-
公开(公告)号：CN100353550C
公开(公告)日：2007-12-05
申请号：CN03164961.0
申请日：2003-09-13
Applicant: 三星电子株式会社
Inventor： 李东阳
CPC classification number: G06F13/4217
Abstract: 提供一种具有两个或两个以上输入端口的集成电路设备以及用于所述集成电路设备的系统，其中，所述集成电路设备包括：用于输入与输出数据的第一端口和用于输入数据的第二端口，并且，当输入所述数据时，外部命令选择所述第一端口和/或所述第二端口；所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数；所述集成电路设备包括两个或两个以上独立工作的端口以便减少周转时间并且提高所述集成电路设备和所述系统的数据总线效率。
-
公开(公告)号：CN102486931A
公开(公告)日：2012-06-06
申请号：CN201110412500.2
申请日：2011-11-30
Applicant: 三星电子株式会社
IPC: G11C8/16
CPC classification number: G11C5/063 , H01L25/0657 , H01L2225/06541 , H01L2225/06565 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种多通道半导体存储器装置以及包括该装置的半导体装置。所述半导体存储器装置包括安装在封装件内的多个通道存储器，并能够最小化或减少硅通孔的数量。关于所述半导体存储器装置，通过共享总线施加关于两个或更多个通道的行命令或行地址。半导体存储器装置能够通过减少硅通孔的数量来减少裸片大小的开销。还提供了一种使用共享总线来驱动包括多个存储器的多通道半导体存储器装置的方法。
-
公开(公告)号：CN100550198C
公开(公告)日：2009-10-14
申请号：CN200310122356.4
申请日：2003-12-19
Applicant: 三星电子株式会社
Inventor： 李东阳
IPC: G11C11/4063 , G11C11/4091
CPC classification number: G11C7/12 , G11C7/22 , G11C11/4076
Abstract: 当输入带有自动预充电功能的读写指令时，半导体器件进行读写操作。直到经过预定的自动预充电延迟时间时，半导体器件才执行自动预充电操作。因此，能够在使用带有自动预充电功能的读写指令的同时，执行页面模式。
-
公开(公告)号：CN1214396C
公开(公告)日：2005-08-10
申请号：CN01125533.1
申请日：2001-08-10
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/41 , G11C7/00 , H01L27/108
CPC classification number: G11C7/1084 , G11C7/1006 , G11C7/1045 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C11/4096
Abstract: 提供了一种在一存储系统中可以混合具有不同结构的存储模块的同步DRAM和包括该同步DRAM的存储系统。该同步DRAM包括在写入期间接收用于掩蔽输入数据的数据掩蔽信号的数据掩蔽引脚，并且在读取期间通过该数据掩蔽引脚输出与数据选通信号相同的信号。同步DRAM还包括用于缓冲从数据掩蔽引脚接收的数据掩蔽信号并且将其输出到一内部电路的数据掩蔽信号输入缓冲器，和用于缓冲内部产生的内部数据选通信号并且将其输出到数据掩蔽引脚的辅助数据选通信号输出缓冲器。另外，该同步DRAM还包括一可以外部控制的模式寄存器，并且辅助数据选通信号输出缓冲器由该模式寄存器的一输出信号控制。
-
公开(公告)号：CN1495897A
公开(公告)日：2004-05-12
申请号：CN03164961.0
申请日：2003-09-13
Applicant: 三星电子株式会社
Inventor： 李东阳
CPC classification number: G06F13/4217
Abstract: 提供一种具有两个或两个以上输入端口的集成电路设备以及用于所述集成电路设备的系统，其中，所述集成电路设备包括：用于输入与输出数据的第一端口和用于输入数据的第二端口，并且，当输入所述数据时，外部命令选择所述第一端口和/或所述第二端口；所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数；所述集成电路设备包括两个或两个以上独立工作的端口以便减少周转时间并且提高所述集成电路设备和所述系统的数据总线效率。
-
Patent Agency Ranking
公开(公告)号：CN1343987A
公开(公告)日：2002-04-10
申请号：CN01125164.6
申请日：2001-08-30
Applicant: 三星电子株式会社
Inventor： 李东阳
IPC: G11C11/34
CPC classification number: G11C7/1084 , G11C7/1072 , G11C7/1078 , G11C7/109 , G11C7/22 , G11C7/222 , G11C8/18 , G11C11/4076 , G11C11/4082 , G11C11/4093
Abstract: 一种半导体存储器件,包括时钟存储器,它接收外部时钟信号,并产生频率低于外部时钟信号频率的第一内部时钟信号和频率等于外部时钟信号频率的第二内部时钟信号。地址缓冲器、命令信号缓冲器和/或寄存器在第一内部时钟信号的定时处接收各输入信号。另一方面,数据缓冲器在第二内部时钟信号的定时处输入/输出数据。
-
公开(公告)号：CN102486931B
公开(公告)日：2016-12-07
申请号：CN201110412500.2
申请日：2011-11-30
Applicant: 三星电子株式会社
CPC classification number: G11C5/063 , H01L25/0657 , H01L2225/06541 , H01L2225/06565 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种多通道半导体存储器装置以及包括该装置的半导体装置。所述半导体存储器装置包括安装在封装件内的多个通道存储器，并能够最小化或减少硅通孔的数量。关于所述半导体存储器装置，通过共享总线施加关于两个或更多个通道的行命令或行地址。半导体存储器装置能够通过减少硅通孔的数量来减少裸片大小的开销。还提供了一种使用共享总线来驱动包括多个存储器的多通道半导体存储器装置的方法。
-
公开(公告)号：CN102096647B
公开(公告)日：2016-03-16
申请号：CN201010569572.3
申请日：2010-11-24
Applicant: 三星电子株式会社
CPC classification number: G06F13/1668 , G06F13/28
Abstract: 多芯片存储器系统包括：源和目标存储器；存储器控制器，配置用于控制所述源和目标存储器装置的操作；以及数据总线，配置用于所述存储器控制器、源和目标存储器的数据传送。所述存储器控制器控制所述源存储器执行读取操作以向数据总线输出数据。同时，所述存储器控制器控制所述目标存储器存储来自所述数据总线的数据。
-
公开(公告)号：CN1482846A
公开(公告)日：2004-03-17
申请号：CN03148412.3
申请日：2003-06-27
Applicant: 三星电子株式会社
Inventor： 李东阳
CPC classification number: H05K1/141 , G11C5/04 , H05K2201/10159 , H05K2201/10189
Abstract: 提供一种包括至少一个安装在支撑件上的存储器件和至少一个离支撑件边缘一段距离而安装在支撑件上的连接端的存储模块以及一种包括该存储模块的存储系统。该存储器件可以是半导体器件。该连接端可位于支撑件的至少一个表面上，该支撑件可以是印刷电路板。该连接端能够将该存储模块连接到主板或其它存储模块。而且，连接端可以电连接到存储器件。缓冲器可以离支撑件边缘一段距离而安装在支撑件上。包括基件和第二连接端的主板可以连接到存储模块以形成存储系统。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.032 seconds)
