-
公开(公告)号：CN113437020B
公开(公告)日：2024-04-05
申请号：CN202110577222.X
申请日：2019-05-09
Applicant: 三星电子株式会社
Abstract: 本发明提供一种制造半导体器件的方法，该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层，其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。
-
公开(公告)号：CN115527575A
公开(公告)日：2022-12-27
申请号：CN202210569741.6
申请日：2022-05-24
Applicant: 三星电子株式会社
Abstract: 公开了一种电子装置以及包括印刷电路板的电子装置，电子装置包括多个存储器装置、存储器控制器、在存储器控制器与第一分支点之间进行电连接的第一信号线、在第一分支点与第二分支点之间进行电连接的第二信号线、在第一分支点与第三分支点之间进行电连接的第三信号线、电连接第二分支点与第一存储器装置的第四信号线、电连接第二分支点和第二存储器装置的第五信号线、电连接第三分支点和第三存储器装置的第六信号线、以及线头，线头包括与所述多条信号线中的至少一条信号线电连接的第一端和处于开路的第二端。
-
公开(公告)号：CN111009490A
公开(公告)日：2020-04-14
申请号：CN201910383561.7
申请日：2019-05-09
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提供一种制造半导体器件的方法，该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层，其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。
-
公开(公告)号：CN107644660A
公开(公告)日：2018-01-30
申请号：CN201710155435.7
申请日：2017-03-15
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: H03K19/0005 , G11C7/1006 , G11C7/1084 , G11C7/22 , G11C16/10 , H03K19/0013
Abstract: 一种连接到接收数据信号的输入缓冲器的片内端接(ODT)电路，该ODT电路包括连接到输入缓冲器的至少一个端接电阻器以及被配置为控制端接电阻器和输入缓冲器之间的连接的至少一个开关设备。该开关设备根据关于数据信号的信息而接通或断开。
-
公开(公告)号：CN111009490B
公开(公告)日：2024-03-29
申请号：CN201910383561.7
申请日：2019-05-09
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提供一种制造半导体器件的方法，该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层，其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。
-
Patent Agency Ranking
公开(公告)号：CN114078557A
公开(公告)日：2022-02-22
申请号：CN202110590653.X
申请日：2021-05-28
Applicant: 三星电子株式会社
Inventor： 朴志云
Abstract: 公开了一种存储器系统及其操作方法以及使用存储器系统的存储装置。所述存储器系统包括存储器控制器和M个存储器芯片。存储器控制器生成具有彼此不同的2M个电压电平之一的第一数据信号，并且通过第一通道输出第一数据信号，其中，M是大于或等于二的自然数。第一数据信号表示包括M个位的第一数据。M个存储器芯片通过第一通道共同连接到存储器控制器。当M个存储器芯片具有启用状态时，M个存储器芯片同时从存储器控制器接收通过第一通道发送的第一数据信号，并且基于第一数据信号同时获得包括在第一数据中的M个位。M个存储器芯片中的每个获得M个位中的相应一个，并且基于M个位中的相应一个进行操作。
-
公开(公告)号：CN114077396A
公开(公告)日：2022-02-22
申请号：CN202110913679.3
申请日：2021-08-10
Applicant: 三星电子株式会社
Inventor： 朴志云
IPC: G06F3/06
Abstract: 提供了一种储存器装置。储存器装置包括：设置在印刷电路板(PCB)上的非易失性存储器装置、连接器、储存器控制器和至少一个第一无源滤波器。连接器设置在PCB中并且包括连接端子。储存器控制器设置在PCB上，通过连接端子与外部主机通信并控制非易失性存储器装置。至少一个第一无源滤波器设置在PCB中，连接在连接器和储存器控制器之间，并对提供给储存器控制器的信号和从储存器控制器提供的信号执行均衡。
-
公开(公告)号：CN114068812A
公开(公告)日：2022-02-18
申请号：CN202110837411.6
申请日：2021-07-23
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108
Abstract: 一种半导体装置及其制造方法，所述装置包括：半导体衬底上的多个下电极；支承图案，其在下电极的侧部连接下电极；以及电介质层，其覆盖下电极和支承图案，其中：每一个下电极包括：支柱部分，其在垂直于半导体衬底的顶表面的竖直方向上延伸；以及突起，其从支柱部分的侧壁突出，以接触支承图案，支柱部分包括导电材料，突起与支柱部分包括相同的导电材料，并且进一步掺有杂质。
-
-
公开(公告)号：CN113437020A
公开(公告)日：2021-09-24
申请号：CN202110577222.X
申请日：2019-05-09
Applicant: 三星电子株式会社
Abstract: 本发明提供一种制造半导体器件的方法，该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层，其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
