公开(公告)号：CN118038953A

公开(公告)日：2024-05-14

申请号：CN202311095064.X

申请日：2023-08-29

Applicant: 三星电子株式会社

Inventor： 金炳浩 ,  姜信行 ,  李硕汉 ,  金辉洙 ,  孙教民

IPC: G11C29/42

Abstract: 提供存储器装置、电子装置和存储器装置的操作方法。存储器装置包括多个存储器芯片。多个存储器芯片中的每一个包括多个存储器分块和基于从主机接收的第一命令和第一地址对存储在多个存储器分块中的数据执行读操作的逻辑电路。当在接收第一命令和第一地址之前存储有PIM指令集时，逻辑电路被配置为执行PIM命令执行操作。当发生与PIM命令执行操作相关联的错误时，逻辑电路被配置为生成错误数据，并且通过第一通道在日志寄存器记录错误数据。逻辑电路被配置为在第一操作模式下将指示存在错误数据的事件数据输出至主机。逻辑电路被配置为在第二操作模式中将错误数据输出至主机。

公开(公告)号：CN107644660A

公开(公告)日：2018-01-30

申请号：CN201710155435.7

申请日：2017-03-15

Applicant: 三星电子株式会社

Inventor： 朴志云 ,  金炳浩

IPC: G11C7/10

CPC classification number: H03K19/0005 ,  G11C7/1006 ,  G11C7/1084 ,  G11C7/22 ,  G11C16/10 ,  H03K19/0013

Abstract: 一种连接到接收数据信号的输入缓冲器的片内端接(ODT)电路，该ODT电路包括连接到输入缓冲器的至少一个端接电阻器以及被配置为控制端接电阻器和输入缓冲器之间的连接的至少一个开关设备。该开关设备根据关于数据信号的信息而接通或断开。

公开(公告)号：CN107644660B

公开(公告)日：2021-12-28

申请号：CN201710155435.7

申请日：2017-03-15

Applicant: 三星电子株式会社

Inventor： 朴志云 ,  金炳浩

IPC: G11C7/10

Abstract: 一种连接到接收数据信号的输入缓冲器的片内端接(ODT)电路，该ODT电路包括连接到输入缓冲器的至少一个端接电阻器以及被配置为控制端接电阻器和输入缓冲器之间的连接的至少一个开关设备。该开关设备根据关于数据信号的信息而接通或断开。