-
公开(公告)号：CN118538261A
公开(公告)日：2024-08-23
申请号：CN202410189966.8
申请日：2024-02-20
Applicant: 三星电子株式会社
IPC: G11C11/4096 , G06F3/06
Abstract: 一种存储系统包括：存储器件，具有多个非易失性存储器；缓冲芯片，与多个非易失性存储器中的每个非易失性存储器连接；以及存储控制器，与缓冲芯片连接并且被配置为向缓冲芯片提供数据选通信号和数据信号。缓冲芯片包括：第一回路，耦接到采样器电路，并且被配置为对数据选通信号执行第一监测并基于第一监测对数据选通信号执行第一占空比校正；以及第二回路，耦接到复用器，并且被配置为响应于第一占空比校正而对数据选通信号执行第二监测并基于第二监测对数据选通信号执行第二占空比校正。缓冲芯片被配置为存储用于多个非易失性存储器中的至少一个非易失性存储器的第一占空比校正信息和第二占空比校正信息。
-
公开(公告)号：CN118506826A
公开(公告)日：2024-08-16
申请号：CN202311772771.8
申请日：2023-12-21
Applicant: 三星电子株式会社
IPC: G11C11/4074 , G11C11/408
Abstract: 提供了非易失性存储器、存储系统及非易失性存储器的操作方法。非易失性存储器包括：接收缓冲器，被配置为通过将输入信号与参考电压进行比较来生成缓冲信号；参考电压校准器，被配置为基于参考电压代码信号和缓冲信号来生成校准的参考电压代码信号；以及参考电压发生器，被配置为生成与校准的参考电压代码信号对应的参考电压。另外，参考电压校准器包括：占空比监测器，被配置为通过测量缓冲信号的占空比来生成监测信号；向上/向下计数器，被配置为通过将参考占空比与对应于监测信号的测量占空比进行比较来生成计数数字信号；以及代码计算器，被配置为基于计数数字信号和参考电压代码信号生成校准的参考电压代码信号。
-
公开(公告)号：CN118398042A
公开(公告)日：2024-07-26
申请号：CN202410023618.3
申请日：2024-01-08
Applicant: 三星电子株式会社
Abstract: 一种存储器封装包括数据输入/输出引脚、数据选通引脚、多个存储器设备和缓冲器设备。数据输入/输出引脚接收数据信号。数据选通引脚接收数据选通信号。多个存储器设备基于数据信号和数据选通信号进行操作。缓冲器设备处于数据输入/输出引脚、数据选通引脚和多个存储器设备之间，并且响应于接收到包括训练数据的数据信号和数据选通信号，基于训练数据和数据选通信号执行训练操作。在训练操作期间，缓冲器设备对包括在训练数据中的多个子训练数据设置不同的延迟，并且设置了不同延迟的子训练数据被存储在多个存储器设备的不同存储器区域中。
-
公开(公告)号：CN114822644A
公开(公告)日：2022-07-29
申请号：CN202210064556.1
申请日：2022-01-20
Applicant: 三星电子株式会社
Abstract: 一种操作存储设备的方法，该存储设备包括连接到单个通道的第一存储器设备和第二存储器设备以及存储器控制器，该方法包括：通过单个通道中的数据信号线将从第一存储器设备输出的第一数据发送到存储器控制器；以及在存储器控制器接收第一数据的同时通过数据信号线向第二存储器设备发送命令，其中，数据信号线的电压电平是基于该命令的，并且第一存储器设备的第一数据被加载到数据信号线上，并且第一数据和命令在数据信号线的两个方向上被发送。
-
Patent Agency Ranking
公开(公告)号：CN114388032A
公开(公告)日：2022-04-22
申请号：CN202111095231.1
申请日：2021-09-17
Applicant: 三星电子株式会社
Abstract: 一种存储系统，包括：提供时钟信号的存储器控制器；接收时钟信号并且重新驱动时钟信号的缓冲器，该缓冲器包括采样器，其接收数据信号和关于数据信号的数据选通信号并且输出数据流；以及非易失性存储器，包括第一占空比校正器，其接收时钟信号并且通过对时钟信号执行第一占空比校正操作来输出校正的时钟信号，以及数据选通信号发生器，其基于校正的时钟信号生成数据选通信号并且向缓冲器提供数据选通信号。缓冲器接收从非易失性存储器输出的数据选通信号，感测输入到采样器的数据选通信号的占空比，并且对输入的数据选通信号的占空比执行第二占空比校正操作。
-
公开(公告)号：CN118658512A
公开(公告)日：2024-09-17
申请号：CN202410263411.3
申请日：2024-03-07
Applicant: 三星电子株式会社
Abstract: 一种存储设备包括：多个存储器芯片；缓冲器芯片，连接到多个存储器芯片；以及控制器，连接到缓冲器芯片。缓冲器芯片被配置为：从控制器周期性地接收第一命令，并且响应于第一命令来执行DQS振荡器启用操作。多个存储器芯片之中的至少一个存储器芯片和缓冲器芯片被配置为：当执行DQS振荡器启用操作时，执行写入训练或读取训练。
-
公开(公告)号：CN114328305A
公开(公告)日：2022-04-12
申请号：CN202111076096.6
申请日：2021-09-14
Applicant: 三星电子株式会社
Abstract: 一种存储器件的操作方法包括：从存储器件中包括的多个存储芯片的每一个存储芯片的多个接收器选择接收器作为第一接收器。多个存储芯片共享多条数据信号线，每一个存储芯片包括分别连接到该存储芯片的多个接收器的多个片上端接(ODT)电阻器。该方法还包括：将连接到第一接收器的每一个ODT电阻器设置为第一电阻值，将连接到不是第一接收器的接收器的ODT电阻器设置为第二电阻值，并且通过执行训练操作设置每一个第一接收器的均衡器电路的放大强度。多条数据信号线中的每一条数据信号线连接到一个第一接收器。
-
公开(公告)号：CN114067869A
公开(公告)日：2022-02-18
申请号：CN202110640877.7
申请日：2021-06-09
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器设备和包括非易失性存储器设备的存储设备。该非易失性存储器设备包括通过相同的通道连接到控制器的第一存储器芯片和第二存储器芯片。第一存储器芯片基于从控制器接收的时钟信号从第一内部时钟信号生成第一信号。第二存储器芯片基于该时钟信号从第二内部时钟信号生成第二信号，并且通过基于第一信号和第二信号之间的相位差延迟第二内部时钟信号，来基于第一信号的相位对第二信号执行相位校准操作。
-
公开(公告)号：CN113764020A
公开(公告)日：2021-12-07
申请号：CN202110563418.3
申请日：2021-05-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统。该存储系统包括：具有多个存储单元的存储器件；以及存储控制器，被配置为控制存储器件以执行以下操作：将写数据存储在多个存储单元中的第一存储单元中，识别包括第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与该第一单元串相邻的第二单元串的当前电荷量，并且基于第一单元串的当前电荷量和第二单元串的当前电荷量，将虚设数据存储在与第一单元串或第二单元串相连的至少一个存储单元中。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.023 seconds)
