-
公开(公告)号：CN113555045A
公开(公告)日：2021-10-26
申请号：CN202110440919.2
申请日：2021-04-23
Applicant: 三星电子株式会社
Abstract: 一种存储器设备，包括：存储器区域，具有第一存储器块和第二存储器块；和控制逻辑，被配置为在第一模式和第二模式下控制第一存储器块和第二存储器块，其中在第一模式下，只有针对第一存储器块的控制操作是可执行的，而在第二模式下，针对第一存储器块和第二存储器块的控制操作是可执行的，其中控制逻辑对在第一模式下对第二存储器块进行的访问的次数进行计数，并将访问次数作为扫描数据存储在第二存储器块中。
-
公开(公告)号：CN112784317A
公开(公告)日：2021-05-11
申请号：CN202011174686.8
申请日：2020-10-28
Applicant: 三星电子株式会社
Inventor： 李承源
Abstract: 一种安全设备，包括：物理不可克隆功能(PUF)单元阵列，包括与第一字线连接的多个PUF单元；控制器，选择所述多个PUF单元中的目标PUF单元，并基于目标PUF单元输出控制信号；解码器，响应于控制信号将第一电压施加到第一字线；位线选择电路，输出目标电流以及和电流，目标电流经过与目标PUF单元连接的位线，和电流对应于经过与其他PUF单元连接的其余位线的电流之和；以及比特确定器，基于目标电流以及和电流输出目标PUF单元的目标比特，并且安全设备基于目标比特生成安全密钥用于响应认证请求。
-
公开(公告)号：CN101246736B
公开(公告)日：2013-08-21
申请号：CN200810009907.9
申请日：2008-02-13
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C16/0483
Abstract: 提供了一种存储器系统及其数据读取方法。一种存储器系统包括存储器和操作以控制所述存储器的存储器控制器。所述存储器包括：可以以随机存取模式操作的存储器单元阵列；NAND闪速存储器；和选择电路，使所述存储器控制器操作所述随机可存取存储器或所述NAND闪速存储器。
-
公开(公告)号：CN100541666C
公开(公告)日：2009-09-16
申请号：CN200410084950.3
申请日：2004-08-19
Applicant: 三星电子株式会社
IPC: G11C16/06 , G11C16/26 , H01L27/115
Abstract: 根据本发明实施例的存储器件包括：参考单元阵列和多个存储体。每个存储体包括存储单元。多个电流复制器电路分别对应于存储体。每个电流复制器电路复制流经参考单元阵列的参考电流来产生参考电压。多个读取决分别对应于存储体。每个读取块包括多个读取放大器，用于响应于来自相应电流复制器电路的参考电压，从相应存储体读取数据。减小了存储单元的布局面积并提高了读取速度。
-
公开(公告)号：CN101303892A
公开(公告)日：2008-11-12
申请号：CN200810096435.5
申请日：2008-05-09
Applicant: 三星电子株式会社
Inventor： 李承源
IPC: G11C16/12 , G11C16/08 , G06K19/073
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/3454
Abstract: 本发明提供操作包括负增量阶跃脉冲编程的存储装置的方法及相关装置。所述存储装置可以包括串联结合在串选择晶体管和地选择晶体管之间的串中的多个存储单元晶体管。此外，串选择晶体管可以结合在串和位线之间，地选择晶体管可以结合在串和共源线之间。在编程期间，可以选择串中的多个存储单元晶体管中的一个用于编程操作，从而不选择串中的其它存储单元晶体管，可以将多个负电压脉冲施加到所选存储单元晶体管的沟道区。在将多个负电压脉冲施加到沟道区的同时，可以将正通过电压施加到未选存储单元晶体管的控制栅电极，可以将正编程电压施加到所选存储单元晶体管的控制栅电极。
-
Patent Agency Ranking
公开(公告)号：CN101256828A
公开(公告)日：2008-09-03
申请号：CN200810092032.3
申请日：2008-02-01
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C11/412 , G11C7/12 , G11C16/0483 , G11C16/24 , G11C2207/002
Abstract: 本申请涉及一种具有非易失性存储器数据传输能力的集成电路存储器系统，该集成电路存储器系统包括其中具有随机存取存储器阵列、非易失性存储器阵列(例如，闪速存储器阵列)和数据传输电路的集成电路器件。存储器阵列和数据传输电路可以包括在共用的集成电路芯片中。随机存取存储器(RAM)阵列包括多个RAM单元列和第一组多条位线，所述第一组多条位线被电连接到所述多个RAM单元列。非易失性存储器阵列包括多个非易失性存储器单元列和第二组多条位线，所述第二组多条位线被电连接多个非易失性存储器单元列。数据传输电路被电连接到第一和第二组多条位线。数据传输电路被配置为支持在第一和第二组多条位线之间的直接双向通信。
-
公开(公告)号：CN101241769A
公开(公告)日：2008-08-13
申请号：CN200710300376.4
申请日：2007-12-29
Applicant: 三星电子株式会社
CPC classification number: G06F11/1417 , G11C29/82
Abstract: 一种可修复的半导体存储器件包括具有储存第一系统数据的第一块和储存与该第一系统数据相同的第二系统数据的第二块的存储单元阵列。控制器响应于从主机输出的重置信号将该第一系统数据传输给存储单元，它还根据由ECC检测块产生的失败检测信号将第二系统数据传输给该存储单元。该ECC检测块决定该第一系统数据是否有缺陷。当在重置半导体存储器件期间在该第一系统数据中产生缺陷时，通过提供第二系统数据修复该第一系统数据。
-
公开(公告)号：CN101303892B
公开(公告)日：2013-01-23
申请号：CN200810096435.5
申请日：2008-05-09
Applicant: 三星电子株式会社
Inventor： 李承源
IPC: G11C16/12 , G11C16/08 , G06K19/073
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/3454
Abstract: 本发明提供操作包括负增量阶跃脉冲编程的存储装置的方法及相关装置。所述存储装置可以包括串联结合在串选择晶体管和地选择晶体管之间的串中的多个存储单元晶体管。此外，串选择晶体管可以结合在串和位线之间，地选择晶体管可以结合在串和共源线之间。在编程期间，可以选择串中的多个存储单元晶体管中的一个用于编程操作，从而不选择串中的其它存储单元晶体管，可以将多个负电压脉冲施加到所选存储单元晶体管的沟道区。在将多个负电压脉冲施加到沟道区的同时，可以将正通过电压施加到未选存储单元晶体管的控制栅电极，可以将正编程电压施加到所选存储单元晶体管的控制栅电极。
-
公开(公告)号：CN101620456A
公开(公告)日：2010-01-06
申请号：CN200910129740.4
申请日：2009-03-26
Applicant: 三星电子株式会社
Inventor： 李承源
IPC: G06F1/16
CPC classification number: G06F1/1632 , Y10T29/49826
Abstract: 本发明公开了一种扩展坞、具有扩展坞的便携式计算机及其连接方法。所述扩展坞被电连接到便携式计算机的计算机主机单元，所述扩展坞包括：坞主体，支撑所述计算机主机单元的后部区域使其抵靠安装表面，并与所述计算机主机单元电连接；角度调节单元，被可旋转地结合到所述坞主体，以调节所述坞主体相对于所述安装表面的安装角度。
-
公开(公告)号：CN101222227A
公开(公告)日：2008-07-16
申请号：CN200710305771.1
申请日：2007-11-21
Applicant: 三星电子株式会社
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/113 , H03L7/16
Abstract: 一种延迟锁定环电路，包括：相位检测器，其从外部时钟信号和反馈时钟信号之间的相位差产生检测信号；电荷泵，其响应于所述检测信号而控制电压信号的电平；以及电压控制延迟线，其响应于所述电压信号而通过延迟所述外部时钟信号来产生多个延迟时钟信号，并且通过根据所述外部时钟信号的频率范围，使用不同数目的所述延迟时钟信号产生倍频时钟信号。所述倍频时钟信号是通过将所述外部时钟信号乘整数倍来产生的，并且所述反馈时钟信号是从所述多个延迟时钟信号延迟所述外部时钟信号的周期而得到的。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.041 seconds)
