公开(公告)号：CN113140573A

公开(公告)日：2021-07-20

申请号：CN202011532810.3

申请日：2020-12-22

Applicant: 三星电子株式会社

Inventor： 梁宇成 ,  李炳镇 ,  康范圭 ,  任峻成

IPC: H01L27/11573 ,  H01L25/18

Abstract: 一种存储器装置包括下部结构和堆叠在下部结构上的多个上部结构。下部结构包括外围电路和设置在下部结构的顶表面上的上接合焊盘。多个上部结构中的每一个包括位线、穿通件和设置在上部结构的底表面上并连接至穿通件的下接合焊盘。除了最上面的上部结构之外，每个上部结构还包括设置在其顶表面上并连接至穿通件的上接合焊盘。位线包括在水平方向上将位线的第一部分与该位线的第二部分分离的间隙，并且在平面图中，穿通件与位线的间隙重叠。

公开(公告)号：CN111106119A

公开(公告)日：2020-05-05

申请号：CN201911017568.3

申请日：2019-10-24

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  任峻成 ,  康范圭 ,  安在昊

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 一种三维半导体器件包括在下结构上的第一栅极组和在第一栅极组上的第二栅极组。第一栅极组包括第一焊盘区域，该第一焊盘区域为：(1)在平行于下结构的上表面的第一方向上降低并且(2)在平行于下结构的上表面且垂直于第一方向的第二方向上升高。第二栅极组包括在第一方向上顺序地升高且在第二方向上升高的第二焊盘区域。