公开(公告)号：CN110232946A

公开(公告)日：2019-09-13

申请号：CN201910084339.7

申请日：2019-01-29

Applicant: 三星电子株式会社

Inventor： 李贤义 ,  柳慧承 ,  尹元柱

IPC: G11C19/18 ,  G06F9/30

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一凸起，沿第一方向设置；第二凸起，沿第一方向与第一凸起平行地设置；第一寄存器，与第一凸起连接；以及第二寄存器，与第二凸起连接。第一寄存器和第二寄存器顺序地连接并且形成移位寄存器。

公开(公告)号：CN109905123A

公开(公告)日：2019-06-18

申请号：CN201811477934.9

申请日：2018-12-05

Applicant: 三星电子株式会社

Inventor： 金相谦 ,  尹元柱 ,  姜锡龙 ,  张豪埈

IPC: H03L7/081

Abstract: 公开延迟锁相环电路和操作延迟锁相环电路的方法。一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相。

公开(公告)号：CN109754841A

公开(公告)日：2019-05-14

申请号：CN201711094426.8

申请日：2017-11-08

Applicant: 三星电子株式会社

Inventor： 柳慧承 ,  姜锡龙 ,  尹元柱 ,  李贤义 ,  郑载勋

IPC: G11C29/42

Abstract: 提供了一种包括奇偶校验电路和掩码电路的存储器件。奇偶校验电路可以对根据数据选通信号采样的数据执行奇偶校验，其中所述数据选通信号不包括后同步码。所述掩码电路可以基于奇偶校验的结果产生奇偶校验错误信号，并在根据所述数据的突发长度确定的时间段期间输出所述奇偶校验错误信号。