公开(公告)号：CN109905123A

公开(公告)日：2019-06-18

申请号：CN201811477934.9

申请日：2018-12-05

Applicant: 三星电子株式会社

Inventor： 金相谦 ,  尹元柱 ,  姜锡龙 ,  张豪埈

IPC: H03L7/081

Abstract: 公开延迟锁相环电路和操作延迟锁相环电路的方法。一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相。

公开(公告)号：CN109905123B

公开(公告)日：2024-03-29

申请号：CN201811477934.9

申请日：2018-12-05

Applicant: 三星电子株式会社

Inventor： 金相谦 ,  尹元柱 ,  姜锡龙 ,  张豪埈

IPC: H03L7/081

Abstract: 公开延迟锁相环电路和操作延迟锁相环电路的方法。一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相。