公开(公告)号：CN109037230A

公开(公告)日：2018-12-18

申请号：CN201810594700.6

申请日：2018-06-11

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  任峻成 ,  赵恩锡

IPC: H01L27/11582 ,  H01L25/065

Abstract: 一种半导体存储器件包括第一半导体芯片和第二半导体芯片。第一半导体芯片和第二半导体芯片中的每个半导体芯片可以包括单元阵列区域和外围电路区域。单元阵列区域可以包括电极结构和竖直结构，该电极结构包括顺序地堆叠在体导电层上的电极，该竖直结构延伸穿过电极结构并连接到体导电层。外围电路区域可以包括体导电层上的残留衬底，并且外围晶体管位于该残留衬底上。第二半导体芯片的体导电层的底表面可以面向第一半导体芯片的体导电层的底表面。

公开(公告)号：CN105097019A

公开(公告)日：2015-11-25

申请号：CN201510263862.8

申请日：2015-05-21

Applicant: 三星电子株式会社

Inventor： 任峻成 ,  尹壮根 ,  赵厚成

IPC: G11C11/56 ,  G11C16/10

Abstract: 提供了一种半导体装置以及相关的编程方法。所述半导体装置包括并排在基板上的外围电路区和第一存储区。此外，所述半导体装置包括在外围电路区和第一存储区上的第二存储区。

公开(公告)号：CN112133701B

公开(公告)日：2025-03-25

申请号：CN202010465074.8

申请日：2020-05-27

Applicant: 三星电子株式会社

Inventor： 梁宇成 ,  李东植 ,  黄盛珉 ,  任峻成

IPC: H10B41/00 ,  H10B41/20 ,  H10B41/30 ,  H10B41/35

Abstract: 一种三维半导体存储器件可以包括：水平图案，设置在外围电路结构上并且彼此间隔开；存储器结构，分别设置在水平图案上，每个存储器结构包括存储单元的三维布置。穿透绝缘图案和分离结构可以使水平图案彼此隔离。贯通过孔可以延伸穿过穿透绝缘图案，以将外围电路结构的逻辑电路连接到存储器结构。

公开(公告)号：CN109326606B

公开(公告)日：2024-09-06

申请号：CN201810856293.1

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  李东植 ,  任峻成

IPC: H10B41/20 ,  H10B43/20

Abstract: 一种垂直存储器件被提供。该垂直存储器件包括衬底、第一栅电极、沟道、第一布线和第二布线。衬底包括单元区域和外围电路区域。第一栅电极在衬底的单元区域上在第一方向上彼此间隔开，第一方向基本上垂直于衬底。沟道在单元区域上在第一方向上延伸穿过第一栅电极的一部分。第一布线形成在单元区域上，并且设置在第一层级处，该第一层级在第一方向上比其上分别形成第一栅电极的栅电极层级更高。第二布线形成在外围电路区域上，并且设置在第一层级处和在比栅电极层级更高的第二层级处。

公开(公告)号：CN111146207B

公开(公告)日：2024-08-20

申请号：CN201911043745.5

申请日：2019-10-30

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  任峻成 ,  金志荣 ,  金智源 ,  梁宇成

IPC: H10B43/35 ,  H10B43/20

Abstract: 公开了三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括交替堆叠在所述衬底上的多个电极和多个介电层，并且在所述连接区域上具有阶梯结构；以及蚀刻停止图案，所述蚀刻停止图案覆盖所述电极结构的所述阶梯结构。当在俯视图中观察时，所述电极结构和所述蚀刻停止图案在平行于所述衬底的顶表面的第一方向上延伸。所述电极结构在平行于所述衬底的顶表面并且与所述第一方向相交的第二方向上具有第一宽度。所述蚀刻停止图案在所述第二方向上具有第二宽度。所述第二宽度小于所述第一宽度。

公开(公告)号：CN109148462B

公开(公告)日：2024-03-29

申请号：CN201810677598.6

申请日：2018-06-27

Applicant: 三星电子株式会社

Inventor： 尹壮根 ,  黄盛珉 ,  任峻成 ,  具教一 ,  赵厚成 ,  金善煐 ,  柳铁 ,  尹在璇

IPC: H10B41/27 ,  H10B41/10 ,  H10B41/35 ,  H10B43/27 ,  H10B43/10 ,  H10B43/35

Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。

公开(公告)号：CN116390480A

公开(公告)日：2023-07-04

申请号：CN202211710689.8

申请日：2022-12-29

Applicant: 三星电子株式会社

Inventor： 禹映范 ,  任峻成 ,  金俊亨 ,  李昇珉

IPC: H10B12/00

Abstract: 提供一种半导体装置和数据存储系统。半导体装置包括形成将位线或字线与上连接图案彼此电连接的信号路径的接触插塞，下绝缘结构包括第一绝缘部分和第二绝缘部分；接触插塞穿透第二绝缘部分并接触上连接图案；第一绝缘部分包括第一下层和第二下层，第二下层具有小于第一下层的厚度；第二绝缘部分包括接触第二下层并覆盖上连接图案的上表面的一部分的第一上层以及在第一上层上的第二上层，第二上层具有大于第一上层的厚度；并且第二下层和第一上层的材料不同于第一下层和第二上层的材料。

公开(公告)号：CN116322055A

公开(公告)日：2023-06-23

申请号：CN202211531855.8

申请日：2022-12-01

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金俊亨 ,  申智秀 ,  俞炳益 ,  任峻成

IPC: H10B41/35 ,  H10B41/20 ,  H10B43/35 ,  H10B43/20

Abstract: 讨论了一种三维半导体存储器件和包括其的电子系统。该器件可以包括：堆叠结构，包括交替堆叠在基板上的电极层和电极间绝缘层；一个或更多个垂直半导体结构，延伸到堆叠结构中并与基板相邻；一个或更多个垂直导电结构，在第一方向上排列在所述一个或更多个垂直半导体结构中的相邻垂直半导体结构之间，并且延伸到堆叠结构中且与基板相邻；以及在堆叠结构上的导电线部分，在第一方向上延伸以将所述一个或更多个垂直导电结构彼此连接。导电线部分和垂直导电结构可以被连接以形成单个单元。

公开(公告)号：CN108538815B

公开(公告)日：2023-01-31

申请号：CN201810075440.1

申请日：2018-01-25

Applicant: 三星电子株式会社

Inventor： 禹孝锡 ,  尹壮根 ,  任峻成 ,  黄盛珉

IPC: H01L23/64 ,  H01L27/02

Abstract: 提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。

公开(公告)号：CN114582881A

公开(公告)日：2022-06-03

申请号：CN202111128617.8

申请日：2021-09-26

Applicant: 三星电子株式会社

Inventor： 安在昊 ,  金智源 ,  黄盛珉 ,  任峻成 ,  成锡江

IPC: H01L27/1157 ,  G11C16/04

Abstract: 提供了非易失性存储器装置和包括其的数据存储系统。所述非易失性存储器装置包括：第一结构，包括至少一个第一存储器平面；以及第二结构，接合到第一结构并且包括至少一个第二存储器平面，其中，包括在第一结构中的所述至少一个第一存储器平面的数量与包括在第二结构中的所述至少一个第二存储器平面的数量不同。