公开(公告)号：CN117747599A

公开(公告)日：2024-03-22

申请号：CN202311212501.1

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H01L23/64 ,  H10B12/00

Abstract: 一种电容器结构包括：下电极结构，设置在衬底上，该下电极结构包括具有4个价电子的第一金属的氧化物，并且掺杂有具有3、5、6或7个价电子的第二金属；介电图案，设置在下电极结构的侧壁上；以及上电极，设置在介电图案的侧壁上。

公开(公告)号：CN117641893A

公开(公告)日：2024-03-01

申请号：CN202311013561.0

申请日：2023-08-11

Applicant: 三星电子株式会社

Inventor： 全寅铎 ,  林汉镇 ,  丁炯硕

IPC: H10B12/00

Abstract: 一种半导体器件，包括：下结构；下电极，在下结构上；上电极，覆盖下结构上的下电极；以及介电结构，设置在下电极和上电极之间。介电结构包括：第一介电膜，包括第一材料；以及第二介电膜，包括不同于第一材料的第二材料。第一介电膜包括与下电极接触或面对下电极的第一表面、以及与第一表面相对的第二表面。第二介电膜包括设置在第一介电膜的开口中并在从第二表面朝向第一表面的方向上延伸的第一部分。

公开(公告)号：CN117222309A

公开(公告)日：2023-12-12

申请号：CN202310676241.7

申请日：2023-06-08

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00 ,  H10B12/00

Abstract: 可以提供一种半导体器件，其包括衬底、在衬底上的多个下电极、覆盖下电极的电介质层堆叠、以及覆盖电介质层堆叠的上电极。电介质层堆叠可以包括：在多个下电极上的第一电介质层，第一电介质层包括具有反铁电性或顺电性的材料；以及在第一电介质层和上电极之间的第二电介质层，第二电介质层包括具有铁电性的材料。上电极可以包括包含N型杂质的第一上电极层。

公开(公告)号：CN109119420B

公开(公告)日：2023-12-05

申请号：CN201810654945.3

申请日：2018-06-22

Applicant: 三星电子株式会社

Inventor： 李东洙 ,  郑元根 ,  罗勋奏 ,  裵洙瀯 ,  宋在烈 ,  李钟汉 ,  丁炯硕 ,  玄尚镇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。

公开(公告)号：CN110504219B

公开(公告)日：2023-09-22

申请号：CN201910342749.7

申请日：2019-04-26

Applicant: 三星电子株式会社

Inventor： 姜埈求 ,  姜相列 ,  金润洙 ,  李珍秀 ,  丁炯硕 ,  曹圭镐

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法包括：在衬底上形成初级下电极层，该初级下电极层包括铌氧化物；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极。

公开(公告)号：CN116157006A

公开(公告)日：2023-05-23

申请号：CN202211113488.X

申请日：2022-09-13

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00

Abstract: 一种半导体器件，包括电容器。电容器包括在第一方向上顺序堆叠的底部电极、介电层和顶部电极。介电层包括介于底部电极与顶部电极之间并在第一方向上堆叠的第一介电层和第二介电层。第一介电层是反铁电的，并且第二介电层是铁电的。第一介电层的热膨胀系数大于第二介电层的热膨胀系数。

公开(公告)号：CN110504219A

公开(公告)日：2019-11-26

申请号：CN201910342749.7

申请日：2019-04-26

Applicant: 三星电子株式会社

Inventor： 姜埈求 ,  姜相列 ,  金润洙 ,  李珍秀 ,  丁炯硕 ,  曹圭镐

IPC: H01L21/8242 ,  H01L27/108

Abstract: 一种制造半导体器件的方法包括：在衬底上形成初级下电极层，该初级下电极层包括铌氧化物；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极。

公开(公告)号：CN109545846A

公开(公告)日：2019-03-29

申请号：CN201811100712.5

申请日：2018-09-20

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  裵洙瀯 ,  李东洙 ,  丁炯硕 ,  玄尚镇

IPC: H01L29/417 ,  H01L29/78

Abstract: 一种半导体器件，其包括：衬底；在衬底上的第一有源区和第二有源区；与第一有源区交叉的第一凹陷；与第二有源区交叉的第二凹陷；沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物；第一下高k电介质膜，其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料；第二下高k电介质膜，其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第一含金属膜，其在第一下高k电介质膜上并包括第三浓度的硅；以及第二含金属膜，其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

公开(公告)号：CN1734727A

公开(公告)日：2006-02-15

申请号：CN200510091335.X

申请日：2005-05-16

Applicant: 三星电子株式会社

Inventor： 金润奭 ,  金宗杓 ,  林夏珍 ,  朴哉彦 ,  丁炯硕 ,  李钟镐 ,  梁钟虎

IPC: H01L21/316 ,  H01L21/304 ,  C23C16/44 ,  C23C16/40

Abstract: 提供了使用原子层沉积工艺在半导体基底上制造金属硅酸盐层的方法。为了形成具有所需厚度的金属硅酸盐层，这些方法包括进行金属硅酸盐层形成周期至少一次。金属硅酸盐层形成周期包括重复进行金属氧化物层形成周期K次的操作以及重复进行硅氧化物形成周期Q次的操作。K和Q分别是1至10的整数，该金属氧化物层形成周期包括步骤：向含有基底的反应器中供应金属源气体，排出残留在反应器中的金属源气体，接着向该反应器供应氧化物气体。该硅氧化物层形成周期包括：向含有基底的反应器中供应硅源气体，排出残留在反应器中的硅源气体，接着向该反应器供应氧化物气体。

公开(公告)号：CN1722437A

公开(公告)日：2006-01-18

申请号：CN200510059121.4

申请日：2005-03-24

Applicant: 三星电子株式会社

Inventor： 丁炯硕 ,  李钟镐 ,  李化成 ,  崔在光

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/31645 ,  H01L21/823842 ,  H01L29/517 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了集成电路器件。所述集成电路器件包括半导体衬底，该半导体衬底具有第一掺杂区和第二掺杂区，该第二掺杂区具有不同于该第一掺杂区的掺杂类型。半导体衬底上的栅电极结构延伸于第一和第二掺杂区之间，该栅电极结构具有第一掺杂区中的第一高介电常数材料的栅极绝缘层以及第二掺杂区中的不同于第一高介电常数材料的第二高介电常数材料的栅极绝缘层。栅电极在栅极绝缘层上。