-
公开(公告)号：CN103151074A
公开(公告)日：2013-06-12
申请号：CN201310057323.X
申请日：2008-12-11
Applicant: 莫塞德技术公司
Inventor： 金镇祺
IPC: G11C16/20
Abstract: 本发明提供一种和异步操作以及同步串行操作可兼容的双重功能存储器装置架构。双重功能存储器装置架构包括具有两个不同功能分配的一组物理端口。在存储器装置的物理端口和内核电路之间耦合的是异步和同步输入和输出信号路径或者电路。信号路径包括耦合到该端口的共享或者专用缓存器、异步和同步命令译码器、切换器网络和模式检测器。模式检测器根据端口确定双重功能存储器装置的操作模式，并且提供合适的切换选择信号。切换器网络响应于切换选择信号将输入或者输出信号通过异步或者同步电路发送。合适的命令译码器解释该输入信号并且为命令控制逻辑提供用于初始化对应操作的必要信号。
-
公开(公告)号：CN103137200A
公开(公告)日：2013-06-05
申请号：CN201210570799.9
申请日：2008-02-06
Applicant: 莫塞德技术公司
CPC classification number: G11C16/0483 , G11C16/08 , G11C16/10
Abstract: 一种用于编程NAND闪速单元的方法，用于在允许随机页面编程操作的同时最小化编程应力。该方法包括从正偏置的源极线非对称预充电NAND串，而将位线从NAND串去耦合，随后，施加编程电压到选择的存储器单元，并且之后应用位线数据。在非对称预充电和施加编程电压之后，所有选择的存储器单元由于它们将从它们相应的NAND串去耦合而被设置为编程禁止状态，并且它们的沟道将被本地提升到有效地禁止编程的电压。VSS偏置的位线将使得本地提升的沟道放电到VSS，从而允许发生选择的存储器单元的编程。VDD偏置的位线将不对预充电的NAND串起作用，从而保持所选择的存储器单元的编程禁止状态。
-
公开(公告)号：CN101553876B
公开(公告)日：2013-05-08
申请号：CN200780043552.9
申请日：2007-11-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G06F3/061 , G06F3/0629 , G06F3/0659 , G06F3/0679 , G11C5/025 , G11C7/1006 , G11C7/1033 , G11C7/1039 , G11C7/1042 , G11C7/1048 , G11C7/1051 , G11C7/1072 , G11C7/12 , G11C16/04 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/24 , G11C16/26 , G11C16/32 , G11C2207/107 , G11C2216/14 , G11C2216/20 , G11C2216/30
Abstract: 一种具有用于以串行位流从至少一个存储体接收数据和提供数据到至少一个存储体的串行数据接口和串行数据路径核心的存储器系统。存储体被分为两个半部，其中每一半部分为上部扇区和下部扇区。每一扇区并行提供数据到具有集成自列译码电路的共享二维页面缓冲器。存储体内的串行到并行数据转换器从任一半部存储体耦合并行数据到串行数据路径核心。具有集成的自列译码电路的共享的二维页面缓冲器最小化了对于每一存储体的电路和芯片面积开销，并且串行数据路径核心降低了典型用于布线宽数据总线的芯片面积。因此，与具有相同密度的单个存储体的系统相比较，无需增加显著的对应芯片面积，就可以实现多个存储体系统。
-
公开(公告)号：CN101740125B
公开(公告)日：2013-04-17
申请号：CN200910250495.2
申请日：2006-09-30
Applicant: 莫塞德技术公司
Abstract: 本发明揭示一包含多个存储单元的多层次单元NAND型快闪存储器元件的写入及读取方法为减少写入及读取时间。写入方法包含步骤：(a)将所有存储单元写入至一零状态；(b)切换第二存储单元的MSB将其从零状态写入至一第二状态；以及(c)切换第一存储单元的LSB将其从零状态写入至一第一状态，同时切换第三存储单元的LSB将其从第二状态写入至一第三状态。读取方法包含步骤：(d)执行一三阶段(three-phase)最低有效位读取；以及(e)执行一一阶段(one-phase)最高有效位读取。本发明还揭示一种用以执行所述写入方法及所述读取方法的页缓冲区。
-
公开(公告)号：CN101366179B
公开(公告)日：2013-04-10
申请号：CN200680052344.0
申请日：2006-11-21
Applicant: 莫塞德技术公司
Inventor： V·L·莱恩斯
CPC classification number: H03K19/018521 , G11C8/08 , G11C11/4085 , H03K19/0013
Abstract: 一种电平转换器电路，用于将相应于第一高和低电源电压电平的具有逻辑“1”和“0”电平的逻辑信号转换为具有第二高和低电源电压电平的信号。更具体地，第二高和低电源电压电平高于第一高和低电源电压电平。所公开的电平转换器被配置为使得可以降低电平转换器中在前的逻辑门和电路的尺寸，利于其在间距受限区域上布局。电平转换器也包括解耦合所述输出上拉和下拉路径的电路，以更有利于状态改变和降低短路电流消耗。
-
Patent Agency Ranking
公开(公告)号：CN101278459B
公开(公告)日：2012-08-22
申请号：CN200680036392.0
申请日：2006-08-18
Applicant: 莫塞德技术公司
CPC classification number: G06F1/24 , G06F1/3203 , H02J9/005
Abstract: 本发明涉及一种启动电路，其在省电模式下减小功率消耗，且该电路能够保持一个指示电源电压正常的活动标记信号。其实现方式是通过在省电模式下关闭启动电路，并使用一个状态保持电路用于响应低功耗信号以维持活动标记信号。该状态保持电路响应该启动电路的一个内部节点以在该内部节点已达到一个预设电压水平时产生该活动标记信号。该低功耗信号可以是一个睡眠模式信号和一个深度低功耗信号中的一个或两个。该状态保持电路包括一个覆盖电路用于在省电模式维持该活动标记信号，和一个恢复电路用于当退出省电模式时快速复位启动电路内部节点中的至少一个。
-
公开(公告)号：CN101432818B
公开(公告)日：2012-06-06
申请号：CN200780015485.X
申请日：2007-03-28
Applicant: 莫塞德技术公司
IPC: G11C11/406 , G11C11/403 , G11C8/12
CPC classification number: G11C11/40615 , G11C11/406 , G11C11/40607 , G11C11/40618 , G11C11/40622
Abstract: 一种动态随机存取存储器设备包括多个存储器子块。每一子块具有多个字线，每一字线连接多个数据存储单元。独立进行部分阵列自刷新(PASR)配置设置。根据所述PASR设置，寻址存储器子块用于刷新。PASR设置由存储器控制器做出。可以选择子块地址的任意一种组合。因此，完全独立刷新存储器子块。用于数据保持的用户可选择的阵列提供有效的存储器控制编程，特别适于低功率移动应用。
-
公开(公告)号：CN102396156A
公开(公告)日：2012-03-28
申请号：CN201080016363.4
申请日：2010-01-11
Applicant: 莫塞德技术公司
Inventor： P·B·吉灵厄姆
CPC classification number: H03K3/012 , H01L2924/0002 , H03K19/0005 , H03K19/00361 , H04L25/0278 , H01L2924/00
Abstract: 在具有连接到内部区的端子的半导体装置中，用于为该装置的端子提供片内终结的终结电路。该终结电路包括连接在端子和电源之间的多个晶体管，所述多个晶体管包括至少一个NMOS晶体管和至少一个PMOS晶体管；和控制电路，该控制电路用于以相应的NMOS栅极电压驱动每个NMOS晶体管的栅极以及用于以相应的PMOS栅极电压驱动每个PMOS晶体管的栅极，该控制电路被配置为控制NMOS栅极电压和PMOS栅极电压以便在启用片内终结时将所述晶体管置于欧姆操作区。所述电源供应电压，该电压小于每一个所述的NMOS栅极电压而大于每个所述的PMOS栅极电压。
-
公开(公告)号：CN102394099A
公开(公告)日：2012-03-28
申请号：CN201110277283.0
申请日：2007-03-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C16/04 , G11C7/20 , G11C8/08 , G11C16/0483 , G11C16/14 , G11C16/344 , G11C16/3445
Abstract: 在非易失性半导体存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。
-
公开(公告)号：CN101146010B
公开(公告)日：2011-11-30
申请号：CN200710185110.X
申请日：2001-03-12
Applicant: 莫塞德技术公司
Inventor： 雅户达·宾德
CPC classification number: H04M7/0003 , H04L12/2803 , H04L12/2838 , H04L2012/2843 , H04L2012/2845 , H04L2012/285 , H04M11/062
Abstract: 本发明涉及电话出口以及通过电话线路联接的局域网系统。一种设备适于耦合到双向串行数字数据信号、AC电源信号、以及模拟电话信号，这些信号被频率复用以在包括两根导线的单个电话线对上被同时传送，该设备包括：布线连接器；电话连接器；第一滤波器，基本上使模拟电话信号通过而基本上阻止数字数据信号；数据连接器；第二滤波器，基本上使数字数据信号通过而基本上阻止模拟电话信号；电话线对调制解调器，用来在电话线对上传导双向串行数字数据信号；以及单个外壳，容纳布线连接器、电话连接器、数据连接器、第一和第二滤波器和电话线对调制解调器，其中，电话线对调制解调器耦合到布线连接器以由AC电源信号供电。
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.033 seconds)
