-
公开(公告)号：CN101335504A
公开(公告)日：2008-12-31
申请号：CN200810068492.2
申请日：2008-07-10
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于幅度调制的射频功率放大器及超高频射频识别标签，该放大器包括依次连接的输入匹配模块、第一级放大模块、级间匹配模块、第二级放大模块、输出匹配模块，输入匹配模块用于将输入信号匹配到第一级放大模块，级间匹配模块用于将第一级放大模块的输出匹配到第二级放大模块的输入，输出匹配模块用于将天线的阻抗匹配到第二级放大模块所需输出阻抗；第二级放大模块用于提供可变的增益，第二级放大模块包括第二电感和至少两个可控的功率支路，各个可控的功率支路之间相互并联再与电感串联。本发明即使在输出功率较小的情况下也能实现较高的能量利用效率，从而保证高效率。
-
公开(公告)号：CN101329620A
公开(公告)日：2008-12-24
申请号：CN200810068493.7
申请日：2008-07-10
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种随机数产生装置及包含该装置的超高频射频识别标签，随机数产生装置包括随机过程产生器、第一采样保持器、第二采样保持器和比较器，第一采样保持器连接在随机过程产生器第一输出端和比较器第一输入端之间，第二采样保持器连接在随机过程产生器第二输出端和比较器第二输入端之间；第一采样保持器保存随机过程产生器产生的第一输出值并输出至比较器的第一输入端，第二采样保持器保存随机过程产生器产生的第二输出值并输出至比较器的第二输入端，比较器比较第一输出值和第二输出值并产生随机数。本发明免去了输入缓冲放大装置，大大减小了系统的功耗。在比较器之后省略了平滑电路，将比较器输出直接给数字部分处理，降低了功耗。
-
公开(公告)号：CN101261686A
公开(公告)日：2008-09-10
申请号：CN200810066136.7
申请日：2008-03-21
Applicant: 北京大学深圳研究生院
IPC: G06K17/00
Abstract: 本发明公开了一种超高频射频识别读写器，包括读写器主芯片、发射机、接收机以及天线，读写器主芯片的输出端与发射机的输入端相耦合，读写器主芯片的输入端与所述接收机的输出端相耦合，发射机的输出端和接收机的输入端耦合到天线，还包括导流与衰减单元，导流与衰减单元包括信号直导线路和信号衰减线路，发射机的输出端通过信号直导线路与所述天线相连，接收机的输入端通过信号衰减线路与天线相连。通过导流与衰减单元有限度地限制输入信号的强度来遏制自阻塞信号的强度，可在不影响读写器读写距离的前提下，简化读写器对大强度信号的处理，降低设计的复杂度，减少产品的成本。
-
公开(公告)号：CN100413217C
公开(公告)日：2008-08-20
申请号：CN200510036377.3
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
Abstract: 本发明涉及一种维特比译码器以及其中的加比选单元电路的改进，本发明在确定加比选单元的位宽的基础上提出一种改进的ACS电路，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构。本发明公开的维特比译码器，包括顺序处理接收到的数据的分支度量单元BMU、加比选单元ACS、幸存路径存储器和回溯单元TBU，以及将所述ACS选出的PM值在后继的步骤中再送回ACS单元的路径度量存储单元，在所述加比选单元ACS后端设置最高位积累单元。加比选单元电路，包括顺序处理输入数据的两个加法器A、B、比较器CMP、和多路选择器MUX，各个加法器的最高位单独处理的进位处理逻辑电路A和B、以及简单逻辑电路。
-
公开(公告)号：CN101183433A
公开(公告)日：2008-05-21
申请号：CN200710187610.7
申请日：2007-11-19
Applicant: 华为技术有限公司 , 北京大学深圳研究生院
IPC: G06K19/073
Abstract: 本发明实施例公开一种数据保护方法，包括：对探测得到的被攻击次数进行计数；存储与计数值对应的参考值，并根据后续得到的被攻击次数的计数值对所述参考值进行累计更新；获取与预设阈值进行比较的计数值，所述与预设阈值进行比较的计数值至少包括所述存储的参考值；根据所述获取的与预设阈值进行比较的计数值得到比较值，若所述比较值大于等于所述预设阈值，则产生保护动作。相应的，本发明实施例提供一种客户识别模块卡。本发明实施例提供的技术方案能够更好的对客户识别模块卡进行数据保护。
-
Patent Agency Ranking
公开(公告)号：CN101145117A
公开(公告)日：2008-03-19
申请号：CN200710166040.3
申请日：2007-10-30
Applicant: 华为技术有限公司 , 北京大学深圳研究生院
IPC: G06F11/00
Abstract: 本发明实施例公开一种检错处理方法，包括：获取本次采样信息的校验信息；对传输的信息进行采样，得到采样信息后生成所述采样信息的校验信息；将所述获取的校验信息和所述生成的校验信息进行比较，若不相等，则判断采样信息错误。相应的，本发明实施例还提供一种检错处理装置，其特征在于，包括：校验信息单元，用于获取本次采样信息的校验信息；采样处理单元，用于对传输的信息进行采样，得到采样信息后生成所述采样信息的校验信息；比较单元，用于将所述校验信息单元获取的校验信息和所述采样处理单元生成的校验信息进行比较，若不相等，则判断采样信息错误。本发明实施例技术方案能够检测采样信息是否错误。
-
公开(公告)号：CN101109973A
公开(公告)日：2008-01-23
申请号：CN200710075863.5
申请日：2007-07-11
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于直接数字频率合成器的波形发生器，该波形发生器包括依次相连接的直接数字频率合成器，数模转化与合成单元、和滤波器，其中直接数字频率合成器包括相连接的相位累加器单元、相位幅度转换单元，所述相位累加单元包括相连接的相位累加器和寄存器，所述相位幅度转换单元为CORDIC运算模块。采用本发明所述的技术方案，其有益效果是：可以生成一种应用在测试领域中的复杂波形，这种波形含有多个频率；并且这些频率是可以通过输入到相位累加器的频率控制字来控制，使用CORDIC模块代替传统的ROM查表法，减小了硬件的代价；进一步地，通过使用CORDIC算法中的反复迭代方法和流水线技术加快了波形生成的速度。
-
公开(公告)号：CN101109775A
公开(公告)日：2008-01-23
申请号：CN200710075808.6
申请日：2007-07-04
Applicant: 深圳市长运通集成电路设计有限公司 , 北京大学深圳研究生院
Abstract: 本发明公开了一种可编程电压监测电路，包括编程控制电路、监测电压产生电路和电压实时监测电路，所述编程控制电路包括编程状态选择端和状态判断电路，所述编程状态选择端用于供用户选择输入接地、接电源、悬空和悬空相连四种编程状态之一，所述状态判断电路根据用户选择的编程状态产生对应的控制信号并输出至监测电压产生电路；所述监测电压产生电路根据输入的所述控制信号产生对应的监测电压输出至电压实时监测电路；所述电压实时监测电路比较监测电压与待监测电压，产生相应的监测结果。本发明在不增加编程管脚和改变编程方式的前提下，增加了编程状态，扩大了监测电路可覆盖电压的范围。
-
公开(公告)号：CN1851932A
公开(公告)日：2006-10-25
申请号：CN200610011765.0
申请日：2006-04-21
Applicant: 北京大学深圳研究生院
IPC: H01L29/792 , H01L29/43 , H01L27/115
Abstract: 本发明提供一种非挥发性存储器器件结构，属于半导体集成电路器件设计及制造技术领域。该结构包括位于衬底之上隧穿氧化层、位于隧穿氧化层之上的衬底阻挡层、位于衬底阻挡层之上的陷阱电荷存储层、位于陷阱电荷存储层之上的栅阻挡层以及位于最顶层的栅电极，其中衬底阻挡层采用禁带宽度介于3eV至6eV，且体内陷阱态密度小的材料，衬底阻挡层阻挡存储电荷的回迁，但是基本不阻挡衬底电子的写入，增强了数据保存特性，使得该存储器件的总体性能得以显著提升。
-
公开(公告)号：CN1731686A
公开(公告)日：2006-02-08
申请号：CN200510036377.3
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
Abstract: 本发明涉及一种维特比译码器以及其中的加比选单元电路的改进，本发明在确定加比选单元的位宽的基础上提出一种改进的ACS电路，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构。本发明公开的维特比译码器，包括顺序处理接收到的数据的分支度量单元BMU、加比选单元ACS、幸存路径存储器和回溯单元TBU，以及将所述ACS选出的PM值在后继的步骤中再送回ACS单元的路径度量存储单元，在所述加比选单元ACS后端设置最高位积累单元。加比选单元电路，包括顺序处理输入数据的两个加法器A、B、比较器CMP、和多路选择器MUX，各个加法器的最高位单独处理的进位处理逻辑电路A和B、以及简单逻辑电路。
-
-
-
-
-
-
-
-
-
Search Results
339
records
(took 0.05 seconds)
