-
公开(公告)号：CN100390782C
公开(公告)日：2008-05-28
申请号：CN200510035925.0
申请日：2005-07-15
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: G06F17/14
Abstract: 本发明涉及快速傅立叶变换处理器，公开了一种实时快速傅立叶变换电路，用于计算N点离散傅立叶变换，包括若干个用复数乘法器连接的基24蝶形单元，所述复数乘法器将前一级的所述基24蝶形单元输出的复数与控制单元提供的旋转因子相乘得到一个复数乘积；所述每个基24蝶形单元包括串行连接的蝶形单元BF1、蝶形单元BF2、蝶形单元BF3和蝶形单元BF4，所述蝶形单元BF1的输入为整个基24蝶形单元的输入，所述蝶形单元BF4的输出为整个基24蝶形单元的输出。这种实时快速傅立叶变换电路中复数乘法器的数目降到log16N-1，每个蝶形单元的结构都比较简单，由一个计数器来控制，电路面积较小、功耗也较小。蝶形单元BF1、BF2、BF3和BF4很容易实现。
-
公开(公告)号：CN1809044A
公开(公告)日：2006-07-26
申请号：CN200510035943.9
申请日：2005-07-15
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H04L27/26
CPC classification number: H04L27/2623 , H04B2201/70706 , H04L27/2614
Abstract: 本发明涉及数字通信技术领域，尤其涉及一种正交频分复用通信系统中的抑制信号峰值功率、降低峰平比的电路和方法，包括下述按照顺序处理输入数据的操作：对输入数据进行过采样并进行IDFT变换；对变换之后的过采样数据先进行放大之后再进行限幅操作；将限幅之后的数据进行DFT变换之后去除带外噪声，还要再进行倍数缩小；和对数据进行OFDM调制(N点IDFT)后输出数据；所述限幅操作中放大的倍数和所述去噪操作中缩小的倍数相同。本发明误码率不大，可以使用一般的接收电路，易于实现。使用本发明的操作之后PAPR降低到7db左右。
-
公开(公告)号：CN100502378C
公开(公告)日：2009-06-17
申请号：CN200510035943.9
申请日：2005-07-15
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H04L27/26
CPC classification number: H04L27/2623 , H04B2201/70706 , H04L27/2614
Abstract: 本发明涉及数字通信技术领域，尤其涉及一种正交频分复用通信系统中的抑制信号峰值功率、降低峰平比的电路和方法，包括下述按照顺序处理输入数据的操作：对输入数据进行过采样并进行IDFT变换；对变换之后的过采样数据先进行放大之后再进行限幅操作；将限幅之后的数据进行DFT变换之后去除带外噪声，还要再进行倍数缩小；和对数据进行OFDM调制(N点IDFT)后输出数据；所述限幅操作中放大的倍数和所述去噪操作中缩小的倍数相同。本发明误码率不大，可以使用一般的接收电路，易于实现。使用本发明的操作之后PAPR降低到7db左右。
-
公开(公告)号：CN100413217C
公开(公告)日：2008-08-20
申请号：CN200510036377.3
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
Abstract: 本发明涉及一种维特比译码器以及其中的加比选单元电路的改进，本发明在确定加比选单元的位宽的基础上提出一种改进的ACS电路，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构。本发明公开的维特比译码器，包括顺序处理接收到的数据的分支度量单元BMU、加比选单元ACS、幸存路径存储器和回溯单元TBU，以及将所述ACS选出的PM值在后继的步骤中再送回ACS单元的路径度量存储单元，在所述加比选单元ACS后端设置最高位积累单元。加比选单元电路，包括顺序处理输入数据的两个加法器A、B、比较器CMP、和多路选择器MUX，各个加法器的最高位单独处理的进位处理逻辑电路A和B、以及简单逻辑电路。
-
公开(公告)号：CN1731686A
公开(公告)日：2006-02-08
申请号：CN200510036377.3
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
Abstract: 本发明涉及一种维特比译码器以及其中的加比选单元电路的改进，本发明在确定加比选单元的位宽的基础上提出一种改进的ACS电路，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构。本发明公开的维特比译码器，包括顺序处理接收到的数据的分支度量单元BMU、加比选单元ACS、幸存路径存储器和回溯单元TBU，以及将所述ACS选出的PM值在后继的步骤中再送回ACS单元的路径度量存储单元，在所述加比选单元ACS后端设置最高位积累单元。加比选单元电路，包括顺序处理输入数据的两个加法器A、B、比较器CMP、和多路选择器MUX，各个加法器的最高位单独处理的进位处理逻辑电路A和B、以及简单逻辑电路。
-
Patent Agency Ranking
公开(公告)号：CN100429870C
公开(公告)日：2008-10-29
申请号：CN200510036378.8
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
CPC classification number: H03M13/41 , H03M13/6502 , H03M13/6577
Abstract: 本发明涉及一种维特比译码器，提出一种可以有效地确定最小加比选单元的数据位宽的方法，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构，包括下述步骤：第一步，根据公式一计算网格图中的每一列的路径度量值(PM)的跨度S_PM，S_PM≤n0·(m-1)·(2width-1)；第二步，再根据公式二确定i值：2i-2≤S_PM＜2i-1，第三步，验证所述i值是否满足公式三，如果所述i值满足所述公式三，则所述加比选单元的最小数据位宽为i比特；如果所述i值不满足所述公式三，则所述加比选单元的最小数据位宽为(i+1)比特。
-
公开(公告)号：CN1808419A
公开(公告)日：2006-07-26
申请号：CN200510035925.0
申请日：2005-07-15
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: G06F17/14
Abstract: 本发明涉及快速傅立叶变换处理器，公开了一种实时快速傅立叶变换电路，用于计算N点离散傅立叶变换，包括若干个用复数乘法器连接的基24蝶形单元，所述复数乘法器将前一级的所述基24蝶形单元输出的复数与控制单元提供的旋转因子相乘得到一个复数乘积；所述每个基24蝶形单元包括串行连接的蝶形单元BF1、蝶形单元BF2、蝶形单元BF3和蝶形单元BF4，所述蝶形单元BF1的输入为整个基24蝶形单元的输入，所述蝶形单元BF4的输出为整个基24蝶形单元的输出。这种实时快速傅立叶变换电路中复数乘法器的数目降到log16N－1，每个蝶形单元的结构都比较简单，由一个计数器来控制，电路面积较小、功耗也较小。蝶形单元BF1、BF2、BF3和BF4很容易实现。
-
公开(公告)号：CN1731687A
公开(公告)日：2006-02-08
申请号：CN200510036378.8
申请日：2005-08-08
Applicant: 北京大学深圳研究生院 , 华为技术有限公司
IPC: H03M13/41
CPC classification number: H03M13/41 , H03M13/6502 , H03M13/6577
Abstract: 本发明涉及一种维特比译码器，提出一种可以有效地确定最小加比选单元的数据位宽的方法，从而减小维特比译码器硬件实现面积以及加比选单元关键路径的延迟时间；可以有效地解决PM值溢出问题，并且能普遍适用于Viterbi的并行/串行/混合型结构，包括下述步骤：第一步，根据公式一计算网格图中的每一列的路径度量值(PM)的跨度S_PM，S_PM≤n0·(m－1)·(2width－1)；第二步，再根据公式二确定i值：2i－2≤S_PM＜2i－1，第三步，验证所述i值是否满足公式三，，如果所述i值满足所述公式三，则所述加比选单元的最小数据位宽为i比特；如果所述i值不满足所述公式三，则所述加比选单元的最小数据位宽为(i+1)比特。
-
公开(公告)号：CN104867499A
公开(公告)日：2015-08-26
申请号：CN201510164314.X
申请日：2015-04-09
Applicant: 深圳市微纳集成电路与系统应用研究院 , 北京大学深圳研究生院
IPC: G10L21/0232
Abstract: 本发明公开了一种用于助听器的分频段维纳滤波去噪方法，包括：S1、对时域内的一帧信号通过傅里叶变换变换到频域，在所述频域内进行频带的划分；S2、对划分的频带求出不同频带的平均噪声功率谱；S3、根据所处频带选择所需噪声功率谱，计算维纳滤波系数；S4、根据stage的值选择维纳滤波的阶数，并进行滤波去噪。本发明用于助听器的分频段维纳滤波去噪方法，通过傅里叶变换变换到频域，在所述频域内进行频带的划分；并对划分的频带求出不同频带的平均噪声功率谱；从而根据所处频带选择所需噪声功率谱，计算维纳滤波系数，可以使得助听器的音乐噪声更小、且使得言语可懂度有很大的提高，通过实验结果也可以很明显的看出来。
-
公开(公告)号：CN103353608A
公开(公告)日：2013-10-16
申请号：CN201310250146.7
申请日：2013-06-17
Applicant: 北京大学深圳研究生院
IPC: G01V1/18
Abstract: 本发明公开了一种大地震孕育及临震地声监测探头及其电路模块结构。探头结构由锥形传声头与基岩直接耦合，将地声传导至与其直接相连的传声杆，再由贴于传声杆表面的带状压电薄膜传感器将地声信号转化为电信号。其中，传声杆、带状压电薄膜传感器组及处理电路由胶封装并固定、保护。此外，探头电路模块结构从传感器单元、处理电路、传输过程三个层次对捕获的地声信号备份，提高了整个电路系统的可靠性。其中，传感器采用压电薄膜传感器，优点是灵敏度高、动态范围大，频率响应范围光。通过上述技术方案，使得探头可密集、大规模的布局于地震多发带地下150米至200米处基岩中，使大地震临震地声监测工作得以长时间地、可靠地、低成本地展开。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.073 seconds)
