-
公开(公告)号：CN105680433B
公开(公告)日：2018-01-26
申请号：CN201610173875.0
申请日：2016-03-24
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明提供了一种ESD电源钳位保护电路，包括：电源端、接地端、静电放电ESD探测电路、触发维持电路及泄放电路；所述电源端，用于提供电源电压；所述接地端，用于提供地电平；所述ESD探测电路，用于探测ESD冲击信号，并输出ESD触发信号；所述触发维持电路，用于根据所述ESD触发信号触发所述泄放电路中的泄放晶体管导通，并通过反馈机制延长泄放晶体管的开启时间；所述泄放电路，用于在接收到所述触发维持电路输出的ESD触发信号时提供电源与地之间的低阻通道，以泄放静电电流。本发明提供的ESD电源钳位保护电路电路能够有效抑制静电保护电路的漏电电流，有效保护内部电路不受静电放电的损伤。
-
公开(公告)号：CN104362605B
公开(公告)日：2017-05-24
申请号：CN201410645020.4
申请日：2014-11-06
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种瞬态触发静电放电保护电路，包括瞬态触发模块、钳位晶体管开启模块、以及钳位晶体管。本发明提供的一种瞬态触发静电放电保护电路，在不使用电流镜的前提下，大大缩小了瞬态触发静电放电保护电路的面积，同时比之于电流镜的应用，能够在ESD事件结束后快速下拉相应NMOS管的栅压到0电位，以减少漏电；由于电阻R用PMOS晶体管MR的替换，使得等效的RC时间常数在ESD冲击来临瞬间较小，而后变大，因此可以有效防止快速上电等情况带来的误触发。
-
公开(公告)号：CN104392983B
公开(公告)日：2017-02-15
申请号：CN201410637764.1
申请日：2014-11-06
Applicant: 北京大学
IPC: H01L23/60
Abstract: 本发明涉及集成电路芯片静电放电保护电路领域，尤其涉及一种利用瞬态触发的、维持电压可调的ESD保护电路。该维持电压可调的静电放电保护电路包括瞬态触发模块以及泄放器件可控硅，所述维持电压可调的静电放电保护电路还包括，维持电压调节模块；所述维持电压调节模块，与所述可控硅相连，包括：电阻R2、电容C2、反相器INV1、以及PMOS晶体管Mp1和MP2。本文提供的维持电压可调的静电放电保护电路，能够保证芯片在非工作状态时，维持电压大大低于电源电压，以更充分地泄放静电电荷；芯片在工作状态时，维持电压大于电源电压，以避免闩锁效应。
-
公开(公告)号：CN104283201B
公开(公告)日：2017-02-15
申请号：CN201410461667.1
申请日：2014-09-11
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种输入级ESD保护电路，所述输入级ESD保护电路包括电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块、二极管模块；本发明通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。
-
公开(公告)号：CN103888129B
公开(公告)日：2017-01-18
申请号：CN201410088168.2
申请日：2014-03-11
Applicant: 北京大学
IPC: H03K19/094
Abstract: 本发明公开了一种高速CML锁存器，所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管，利用晶体管来提升锁存支路的偏置电流，从而使锁存支路达到更高的放大增益，起到提升电路速度的作用。本发明的高速CML锁存器相比于传统CML锁存器，其功耗增加了很少，工作频率高达15.2Hz，实现了在控制功耗的前提下提高工作速度的目的。
-
Patent Agency Ranking
公开(公告)号：CN103997337B
公开(公告)日：2017-01-04
申请号：CN201410239798.5
申请日：2014-05-30
Applicant: 北京大学
IPC: H03L7/099
Abstract: 本发明公开了一种低功耗低相位噪声电感电容压控振荡器(LC-VCO)。本发明电感电容压控振荡器采用开关控制的并联NMOS交叉耦合负阻单元，这些开关同时控制电容阵列，使得在不同的电容阵列选通情况下，有适当的交叉耦合负阻被选通接入电路以提供振荡能量，而不必在不同的电容阵列选通情况下一直提供最大振荡能量，因此，可以降低电路功耗。另外，本发明压控振荡器采用不同偏置电压的可变电容并联组合，增加了可变电容的电容—电压线性度，从而降低了可变电容带来的相位噪声。
-
公开(公告)号：CN105676039A
公开(公告)日：2016-06-15
申请号：CN201610173645.4
申请日：2016-03-24
Applicant: 北京大学
Abstract: 本发明提供了一种静电放电发生器电路，所述静电放电发生器电路包括：第一预充电电路、第二预充电电路、泄放电路、位移电流产生电路及电流叠加电路；所述第一预充电电路，用于基于预充电的电容生成第一放电电流；所述第二预充电电路，用于基于预充电的电容生成第二放电电流；所述泄放电路，用于为所述第一放电电流提供泄放通路；所述位移电流产生电路，用于生成位移电流；所述电流叠加电路，用于将所述位移电流及所述第二放电电流相加生成人体金属模型HMM波形。本发明中的电路模型可以方便的嵌入SPICE模拟器中，产生符合IEC61000-4-2标准和人体金属模型标准的系统级ESD波形，并且拥有完整的时域和频域的理论分析。
-
公开(公告)号：CN105552076A
公开(公告)日：2016-05-04
申请号：CN201610041940.4
申请日：2016-01-21
Applicant: 北京大学
IPC: H01L27/02 , H01L29/06 , H01L21/822
CPC classification number: H01L27/0248 , H01L21/822 , H01L29/0684
Abstract: 本发明公开了一种二极管辅助触发的可控硅器件及其制造方法、集成电路，该器件包括：依次设置在P型衬底上的第一P+注入区，第一N+注入区和至少两个N阱区，每一N阱区内均设置有靠近所述第一P+注入区的第二P+注入区和远离所述第一P+注入区的第二N+注入区；还包括：金属互联区，用于连接相邻的N阱区内的第二N+注入区和第二P+注入区；第二P+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一P+注入区在P型衬底表面形成的图形的面积；第二N+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一N+注入区在P型衬底表面形成的图形的面积。该DTSCR器件在不增加版图面积的基础上降低了泄露电流，缩短了DTSCR器件在VF-TLP测试中的开启时间。
-
公开(公告)号：CN105448908A
公开(公告)日：2016-03-30
申请号：CN201510984780.2
申请日：2015-12-24
Applicant: 北京大学
IPC: H01L27/02
CPC classification number: H01L27/0259
Abstract: 本发明公开了一种硅控整流器，包括：P型衬底，所述P型衬底上从左到右依次设有第一N阱区、第二N阱区、第三N阱区、第四N阱区以及第五N阱区；所述第一N阱区、所述第二N阱区、所述第三N阱区、所述第四N阱区以及所述第五N阱区依次连接；其中，在五个N阱区中有两个相邻的N阱区之间的导电区的长度可调。本发明提出的硅控整流器通过改变两个相邻N阱区之间的导电区的长度，以改变两个二极管之间的距离，从而改变整体结构的触发电压，实现触发电压的有效调节，进而满足不同ESD防护的要求；同时，由于二极管的个数未发生变化，故在相同的工作电压下漏电流相同，并不会因为触发电压的降低而引起漏电流的增加。
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.033 seconds)
