-
公开(公告)号:CN103678738A
公开(公告)日:2014-03-26
申请号:CN201210332712.4
申请日:2012-09-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域,涉及一种基于时域多步积分的互连线模型降阶方法;该方法包括步骤:首先读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程;然后对原始电路的时域方程进行多步积分得到关于状态变量的二阶递推关系;进而通过二次Arnoldi方法得到投影矩阵,再通过投影矩阵对原始时域方程进行投影得到降阶系统,最后用多步积分法对降阶系统进行离散求得时域输出。本方法可保证时域积分后降阶系统和原始系统的状态变量在离散时间点的匹配以及时域降阶精度,同时保证降阶过程的数值稳定性及降阶系统的无源性。本发明的方法复杂度低、精度高。
-
公开(公告)号:CN103678359A
公开(公告)日:2014-03-26
申请号:CN201210337621.X
申请日:2012-09-12
Applicant: 复旦大学
CPC classification number: G06T3/4007
Abstract: 本发明属于集成电路领域,具体涉及一种在相关波形图像查看方面提高显示速度,同时保证显示精度,节省内存消耗的方法。本发明所述方法按照用户显示需要读取波形数据到内存,如果消耗内存超出规定值,将已读入的当前不活动的波形数据调出内存,写入硬盘,保证了波形数据存储所需存储空间不会过大。同时,按照用户所需显示波形范围,获取原始波形数据,根据显示密度要求,对原始波形数据进行插值,并同时检测和保留峰值点,保持波形显示的高精度。
-
公开(公告)号:CN103544331A
公开(公告)日:2014-01-29
申请号:CN201210246285.8
申请日:2012-07-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于半导体可制造性设计领域,针对铜互连哑元金属填充的技术,具体涉及一种基于CMP仿真模型的哑元综合优化方法。本发明方法通过全芯片CMP仿真得到CMP抛光后的芯片表面高度形貌,并得到高度变化剧烈的有效热点区域;在有效热点区域迭代地进行步进式哑元填充和局部区域快速CMP仿真逐步消除热点;最终通过全芯片CMP仿真确定无有效热点为止。与基于规则的哑元综合方法相比,本发明可确保哑元填充后的版图其CMP抛光后的高度偏差在给定的偏差门限内,且哑元填充量较少。实验表明,在相同填充量下,本发明所述的两种哑元填充方法SMDF和FMF得到的高度形貌均方差比密度驱动的哑元填充方法平均小约58%,具有明显的优势。
-
公开(公告)号:CN103093019A
公开(公告)日:2013-05-08
申请号:CN201110346689.X
申请日:2011-11-06
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属电路分析领域,涉及一种模拟电路多参数鲁棒稳定性分布的分析方法。本发明结合模拟电路符号仿真技术、控制论中的Routh Table等稳定性判别方法、区间计算方法、高维空间切分技术和重要性采样蒙特卡洛方法,建立一个完整的模拟电路在多参数空间中鲁棒稳定性分布分析方法。该方法克服了现有技术的不足,采用区间计算方法,得到的稳定性结论是确定性的结论;采用参数轴相关性优先的切分技术,有效地提升高维参数空间中的切分效率;针对无法判定稳定性的电路参数向量集合,采用基于体积的重要性采样蒙特卡洛方法对其稳定百分比进行估算。该方法可解决模拟电路在参数空间中稳定性分布问题和稳定百分比等统计问题。
-
公开(公告)号:CN101964002B
公开(公告)日:2013-04-10
申请号:CN200910055285.8
申请日:2009-07-23
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路半导体制造技术领域,提出一种化学机械抛光工艺的哑元填充的启发式方法,将最小化哑元金属数目的哑元填充问题表示成一个标准的线性规划问题,然后提出动态增加网格内哑元金属密度的启发式算法求解最小哑元填充问题。该方法在每次优化过程中根据网格密度代价函数和近似精度,动态确定向待填充网格内填充哑元金属密度的数量,同时通过近似常数ε调整每次迭代时网格内哑元金属密度的增加量,能实现最终结果精度和计算速度的折衷。本方法可行性高,处理速度极高效,其计算速度和结果精度均优于流行的Monte-Carlo方法,可用于解决大规模版图哑元填充问题。
-
公开(公告)号:CN102467586A
公开(公告)日:2012-05-23
申请号:CN201010535297.3
申请日:2010-11-08
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域,涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。本发明的方法为每个处理器维持一个任务队列进行分布式的调度,能够有效减小任务队列访问冲突,在更多处理器核的情况下,能够得到更好的加速比。应用本发明方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明的分布式并行最小代价流方法相比中央队列调度的并行最小代价流方法可以获得更高的加速比。本发明可应用于求解一大类集成电路设计自动化问题的多核并行实现。
-
公开(公告)号:CN102402635A
公开(公告)日:2012-04-04
申请号:CN201010286461.1
申请日:2010-09-19
Applicant: 复旦大学
IPC: G06F17/50 , H01L21/768
Abstract: 本发明属集成电路半导体制造技术领域,涉及一种针对耦合电容影响的化学机械抛光工艺哑元金属填充方法。本方法将求解最小化耦合电容影响的哑元金属填充问题转化成特殊的覆盖线性规划问题,然后用完全多项式时间近似法求解所述问题。本发明能保证最终结果的最优性,在满足给定金属密度约束的前提下,最终获得的哑元金属带来的耦合电容增加量不超过最小增加量的倍。本方法解决了以往方法中存在的速度和精度不能兼顾的难题,可以应用于解决大规模版图哑元填充问题。
-
公开(公告)号:CN101923278B
公开(公告)日:2012-01-04
申请号:CN200910053203.6
申请日:2009-06-17
Applicant: 复旦大学
Abstract: 本发明属集成电路光刻领域,涉及一种并行化处理移相掩模建模的方法。本方法在掩模版的金属和石英的垂直交界处将其沿纵向剖分成N个垂直掩模结构,使相邻垂直掩模结构的介电常数在垂直方向分布不同。对特征垂直掩模结构用基于非连续伽勒金的谱元方法计算其电场的特征函数和特征值,并用它们作为基函数表征任意垂直掩模结构的电场分量;在水平方向,用施瓦茨迭代求解N个垂直掩模结构的电场方程及边界条件,在每次迭代中,N个垂直掩模结构的电场计算任务分配到多个计算节点并行完成,每个垂直掩模结构的左右边界条件采用相邻垂直掩模结构在上一步迭代的解。本方法具有精度高和并行计算的特性,能处理实际大规模任意结构移相掩模版的建模。
-
公开(公告)号:CN102194017A
公开(公告)日:2011-09-21
申请号:CN201010117126.9
申请日:2010-03-03
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域,涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型,通过加权方法从所有晶体管的分段线性模型得到整个电路的模型,在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题,显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型,获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。
-
公开(公告)号:CN102142046A
公开(公告)日:2011-08-03
申请号:CN201010567839.5
申请日:2010-11-26
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域,涉及针对考虑工艺偏差影响下的带有透明锁存器的数字集成电路进行最优化速度分级的方法,包括计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数,以及根据最小时钟周期累计密度分布函数确定最优时钟周期等级分界点和分界点的最优测试顺序,以最大化总收益。本方法能通过随机配置法以很低的计算复杂度和很高的求解精度得到透明锁存器电路的工作时钟周期分布,避免随机到达时间求解中的收敛性问题;能以计算复杂度仅为O(n log n)的优化方法确定周期等级分界点的最优测试顺序,从而最小化测试成本;还能从理论上保证在采用贪婪算法确定周期等级分界点位置以最大化电路设计收益时,每次迭代计算的最优性。
-
-
-
-
-
-
-
-
-