公开(公告)号：CN111898329A

公开(公告)日：2020-11-06

申请号：CN202010660739.0

申请日：2020-07-10

Applicant: 北京大学

Inventor： 黄如 ,  刘姝涵 ,  黄芊芊

IPC: G06F30/38 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明提出了一种基于铁电晶体管FeFET的卷积计算方法，属于卷积神经网络中卷积计算技术领域。该方法首先构建一个由m*n个铁电晶体管FeFET组成的存储阵列，一个m位的移位寄存器和一个n位的移位寄存器；其中，铁电晶体管FeFET排列成m行n列的存储阵列，用于存储输入特征图和存内计算并输出卷积运算的结果；m位移位寄存器用于存储卷积核分解的列向量，同时给字线输出电压；n位移位寄存器用于存储卷积核分解的行向量，同时给位线输出电压。本发明与传统的将卷积计算转化成矩阵乘法的实现方式相比，回避了复杂的数据调度和冗余数据存储，硬件开销大大降低，为卷积神经网络的硬件实现提供了一个新的设计思路。

公开(公告)号：CN106898642B

公开(公告)日：2019-06-07

申请号：CN201710145102.6

申请日：2017-03-13

Applicant: 北京大学

Inventor： 黄如 ,  赵阳 ,  吴春蕾 ,  黄芊芊

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/328

Abstract: 本发明公开了一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管包括：衬底、源区内层、源区外层、栅叠层、漏区和沟道区内层和沟道区外层；本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管通过器件结构显著改善了器件转移特性，有效降低了器件的平均亚阈斜率，同时保持了陡直的最小亚阈斜率；本发明制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。

公开(公告)号：CN104241374B

公开(公告)日：2017-05-03

申请号：CN201410438265.X

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公布了一种深能级杂质隧穿场效应晶体管及其制备方法，该深能级杂质隧穿场效应晶体管包括隧穿源区、深能级杂质掺杂区、沟道区、漏区和控制栅；控制栅位于沟道区的上方；深能级杂质掺杂区在隧穿源区与沟道区交界面处，该深能级杂质的掺杂类型与隧穿源区的掺杂类型相反。本发明提供的深能级杂质隧穿场效应晶体管可以是N型器件或P型器件，其器件结构可在保持隧穿场效应晶体管较陡直的亚阈值斜率的同时，显著提高隧穿晶体管的开态电流。而且制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，极大地降低生产成本，简化工艺流程。

公开(公告)号：CN103985745B

公开(公告)日：2016-08-24

申请号：CN201410167991.2

申请日：2014-04-24

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区，沟道区，漏区以及位于沟道上方的控制栅，隧穿源区为III?V族化合物半导体混合晶体，该混合晶体的混晶比沿垂直器件表面方向连续变化，隧穿源区与沟道交界面处的异质隧穿结的能带结构沿垂直器件表面方向是渐变的；在器件表面处为交错型异质结隧穿源区，该处隧穿结为交错型异质结；在距器件表面一定距离处为错层型异质结隧穿源区，该处隧穿结为错层型异质结，这两个隧穿源区掺杂类型相同。所述的隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。

公开(公告)号：CN104347692A

公开(公告)日：2015-02-11

申请号：CN201410448766.6

申请日：2014-09-04

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王阳元

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7391 ,  H01L29/66325

Abstract: 一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区，沟道区，漏区，半导体衬底区，位于沟道区上方的栅介质层，以及位于栅介质层之上的控制栅；所述的沟道区位于隧穿源区上方且位置与隧穿源区部分重叠，在沟道区与隧穿源区界面处形成隧穿结；所述漏区与沟道区平行，位于沟道区的另一侧；所述控制栅位于沟道区与隧穿源区重叠部分的上方，而在靠近漏区附近的沟道区存在一个没有控制栅覆盖的区域；并且，所述沟道区选用能态密度低于1E18cm-3的半导体材料。该隧穿场效应晶体管可以有效抑制器件输出特性中的非线性开启现象，并保持了较陡直的亚阈值斜率。

公开(公告)号：CN104241375A

公开(公告)日：2014-12-24

申请号：CN201410438469.3

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7606 ,  H01L29/66931

Abstract: 本发明公布了一种跨骑型异质结共振隧穿场效应晶体管及其制备方法，该器件包括隧穿源区，沟道区，漏区和位于沟道上方的控制栅，其中，隧穿源区与沟道区的异质隧穿结的能带结构为跨骑型异质结。若为N型器件则在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区导带底位于沟道区导带底的上方，隧穿源区价带顶位于沟道区价带顶下方；若为P型器件则隧穿源区导带底位于沟道区导带底的下方，隧穿源区价带顶位于沟道区价带顶上方。本发明可显著提高隧穿场效应晶体管的开态电流，同时保持较陡直的亚阈值斜率。其制备工艺简单有效，极大降低生产成本。

公开(公告)号：CN103996713A

公开(公告)日：2014-08-20

申请号：CN201410162765.5

申请日：2014-04-22

Applicant: 北京大学

Inventor： 王超 ,  黄如 ,  吴春蕾 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/78 ,  H01L29/66931 ,  H01L29/7606

Abstract: 一种垂直沟道双机制导通纳米线隧穿晶体管及制备方法，所述隧穿晶体管包括热电子发射源区，隧穿源区，沟道区，隧穿漏区，以及纳米线的栅；控制栅环绕于沟道，带带隧穿发生在隧穿源区与沟道交界面处，在隧穿源区下方存在一个与隧穿源区掺杂类型相反的热电子发射源区；并且隧穿源区电位浮置，器件的源端电位加在热电子发射源区。与现有的TFET相比，垂直沟道双机制导通纳米线隧穿晶体管通过器件结构设计，在隧穿机制外，引入了热电子发射机制，有效增大了器件导通电流，同时保持了陡直的亚阈值斜率，显著改善了器件特性。本发明的垂直沟道双机制导通纳米线隧穿晶体管制备工艺简单，极大地降低了生产成本，简化了工艺流程。

公开(公告)号：CN103985745A

公开(公告)日：2014-08-13

申请号：CN201410167991.2

申请日：2014-04-24

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7391 ,  H01L29/0895 ,  H01L29/66356

Abstract: 一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区，沟道区，漏区以及位于沟道上方的控制栅，隧穿源区为III-V族化合物半导体混合晶体，该混合晶体的混晶比沿垂直器件表面方向连续变化，隧穿源区与沟道交界面处的异质隧穿结的能带结构沿垂直器件表面方向是渐变的；在器件表面处为交错型异质结隧穿源区，该处隧穿结为交错型异质结；在距器件表面一定距离处为错层型异质结隧穿源区，该处隧穿结为错层型异质结，这两个隧穿源区掺杂类型相同。所述的隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。

公开(公告)号：CN102664165B

公开(公告)日：2014-06-04

申请号：CN201210156899.7

申请日：2012-05-18

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫 ,  王阳元

IPC: H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66356 ,  H01L29/7391

Abstract: 本发明提供了一种利用标准CMOS？IC工艺制备互补隧穿场效应晶体管的方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该方法利用标准CMOS？IC工艺中的互补P阱和N阱掩膜版，用于注入形成阱、沟道掺杂和阈值调整，来实现TFET的本征沟道和体区，并利用版图上栅与漏区之间的间距抑制TFET的双极效应，实现互补TFET。本发明采用标准CMOS？IC工艺中现有的工艺，在不增加任何掩膜版和工艺步骤的基础上，实现了互补隧穿场效应晶体管（TFET）的制备。

公开(公告)号：CN102194884B

公开(公告)日：2013-08-14

申请号：CN201110105079.0

申请日：2011-04-26

Applicant: 北京大学

Inventor： 黄如 ,  詹瞻 ,  黄芊芊 ,  王阳元

IPC: H01L29/78 ,  H01L29/08

Abstract: 本发明公布了一种混合导通机制的场效应晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该混合导通机制场效应晶体管包括源极、漏极、沟道区以及控制栅，其中源极包含隧穿源极与扩散源极两个部分。对于N型器件来说，源区包含P型的隧穿源极，该区域结深较浅。以及N型的扩散源极，该区域结深较深。而对于P型器件来说，源区包含N型浅的隧穿源极以及P型深的扩散源极。隧穿源极与扩散源极同时都在源电极进行电位引出。漏极的掺杂类型与源端扩散源极相同，衬底的掺杂类型要与隧穿源极掺杂类型相同。与现有的TFET相比，本发明可以有效提高器件的导通电流，提高器件的驱动能力。