公开(公告)号：CN105552076B

公开(公告)日：2018-05-01

申请号：CN201610041940.4

申请日：2016-01-21

Applicant: 北京大学

Inventor： 王源 ,  张立忠 ,  何燕冬 ,  张兴

IPC: H01L27/02 ,  H01L29/06 ,  H01L21/822

Abstract: 本发明公开了一种二极管辅助触发的可控硅器件及其制造方法、集成电路，该器件包括：依次设置在P型衬底上的第一P+注入区，第一N+注入区和至少两个N阱区，每一N阱区内均设置有靠近所述第一P+注入区的第二P+注入区和远离所述第一P+注入区的第二N+注入区；还包括：金属互联区，用于连接相邻的N阱区内的第二N+注入区和第二P+注入区；第二P+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一P+注入区在P型衬底表面形成的图形的面积；第二N+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一N+注入区在P型衬底表面形成的图形的面积。该DTSCR器件在不增加版图面积的基础上降低了泄露电流，缩短了DTSCR器件在VF‑TLP测试中的开启时间。

公开(公告)号：CN104467815B

公开(公告)日：2017-12-15

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN107194463A

公开(公告)日：2017-09-22

申请号：CN201710260278.6

申请日：2017-04-20

Applicant: 北京大学

Inventor： 王源 ,  张津

IPC: G06N3/063

Abstract: 本发明涉及一种神经元电路和神经形态电路，该神经元电路包括一个脉冲产生电路以及与所述脉冲产生电路的控制端连接的一个U单元；脉冲产生电路用于将输入电流转化为脉冲序列，U单元用于控制脉冲产生电路产生脉冲的激发模式和脉冲间距。本发明提供的神经元电路和神经形态电路利用U单元对脉冲产生电路进行控制，以实现不同的生物特性，而并没有采用任何的偏置电压，相对于现有技术中采用改变偏置电压的方式实现不同生物特性，避免了电路自身对工艺、电压及温度三者的波动的敏感性，且使得电路更易实现；同时电路中不存在常开的通路，使得电路功耗较低。

公开(公告)号：CN104601116B

公开(公告)日：2017-07-18

申请号：CN201510036059.0

申请日：2015-01-23

Applicant: 北京大学

Inventor： 王源 ,  刘跃全 ,  贾嵩 ,  张兴

IPC: H03B19/00 ,  H03L7/16

Abstract: 本发明公开一种基于延时锁相环结构的倍频器，能够解决现有基于延时锁相环结构时钟倍频技术硬件实现代价过大的问题。所述倍频器包括：延时锁相环相位检测电路、压控延时链和边沿组合电路；其中，延时锁相环相位检测电路用于检测所述压控延时链的输入基准时钟信号CLK0和压控延时链的输出反馈时钟信号CLKN之间的相位关系，并产生调节压控延时链时延的控制电压Vc；压控延时链包括N个延时单元，用于产生N个等相位差的多相时钟信号；边沿组合电路由N倍频电路和二分频电路构成，N倍频电路，用于对所述N个等相位差的时钟信号进行边沿组合得到N倍频输出信号，二分频电路，用于对所述N倍频输出信号进行二分频操作，得到占空比为50％的(N/2)倍频输出信号。

公开(公告)号：CN104392989B

公开(公告)日：2017-06-09

申请号：CN201410638547.4

申请日：2014-11-06

Applicant: 北京大学

Inventor： 王源 ,  郭海兵 ,  陆光易 ,  张立忠 ,  贾嵩 ,  张兴

IPC: H01L27/02 ,  H02H9/04

Abstract: 本发明涉及集成电路芯片静电放电保护技术领域，尤其涉及一种基于可控硅作为泄放器件的ESD保护电路。该ESD保护电路包括泄放器件可控硅，以及PMOS晶体管MP；其中，所述PMOS晶体管MP的源极与正向偏置的二极管D2的n端相连，所述PMOS晶体管MP的漏极接地，所述PMOS晶体管MP的栅极与电源管脚VDD相连；其中，二极管D1、所述可控硅的寄生三极管Qpnp的发射极‑基极正偏二极管、所述可控硅的寄生电阻Rn、所述二极管D2以及所述PMOS晶体管MP构成所述直流触发模块。本发明提供的直流触发基于可控硅的ESD保护电路，在芯片正常工作时有效的减少了漏电流；在ESD冲击来临时，可控硅作为泄放器件仍能有效触发。

公开(公告)号：CN104051505B

公开(公告)日：2017-01-18

申请号：CN201410283340.X

申请日：2014-06-23

Applicant: 北京大学

Inventor： 王源 ,  张立忠 ,  陆光易 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L29/06 ,  H01L29/78 ,  H01L23/60

Abstract: 本发明涉及集成电路的静电放电保护技术领域，尤其涉及一种LDMOS ESD器件。本发明的LDMOS ESD器件在源漏区的下方引入P+掺杂区，使得在LDMOS ESD器件获得更高的二次击穿电流。当ESD冲击发生时，寄生的晶体管作为主要静电放电器件，使得新型LDMOS ESD器件的单位面积静电放电电流增大，从而获得高的ESD保护水平。另外，本发明的LDMOS ESD器件的触发电压由LDMOS晶体管P+掺杂层的引入，实现了触发电压可调节。

公开(公告)号：CN104052472B

公开(公告)日：2016-09-07

申请号：CN201410256146.2

申请日：2014-06-10

Applicant: 北京大学

Inventor： 王源 ,  甘善良 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03L7/099

Abstract: 本发明公开了一种低相位噪声LC‑VCO，所述一种低相位噪声LC‑VCO包括PMOS管Mp1、Mp2、Mp3、Mp4；NMOS管Mn1、Mn2；固定电容C1、C2、Cc1、Cc2；可变电容Cvar1、Cvar2；两端电感ind；电阻R1、R2。本发明通过固定电容Cc1、Cc2将震荡电压波形耦合到并联的尾电流源的PMOS管的栅极上，采用尾电流源动态切换技术，减小了交叉耦合负阻MOS管的电流波形占空比，而且减少了尾电流源MOS管陷阱的产生，从而降低LC‑VCO的相位噪声；另外，本发明将交叉耦合负阻PMOS的衬底接到地，从而降低了交叉耦合PMOS的阈值电压，使得负阻提供的电流增大，LC‑VCO的相位噪声降低。

公开(公告)号：CN103297036B

公开(公告)日：2015-12-02

申请号：CN201310260007.2

申请日：2013-06-26

Applicant: 北京大学

Inventor： 王源 ,  张雪琳 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03K19/20

Abstract: 本发明公开了一种电流模式逻辑电路，包括：第一PMOS晶体管，所述第一PMOS晶体管的源极耦接至电源端，栅极耦接至接地端，漏极耦接至第一输出节点；第二PMOS晶体管，所述第二PMOS晶体管的源极耦接至所述电源端，栅极耦接至所述接地端，漏极耦接至第二输出节点；以及输入单元，耦接在所述第一输出节点、所述第二输出节点与低电平端之间，并且具有第一输入节点和第二输入节点。

公开(公告)号：CN103248033B

公开(公告)日：2015-07-22

申请号：CN201310169739.0

申请日：2013-05-09

Applicant: 北京大学

Inventor： 王源 ,  陆光易 ,  曹健 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H02H9/04

CPC classification number: H02H9/04 ,  H01L27/0266 ,  H01L27/0285 ,  H02H9/046

Abstract: 本发明提供了一种瞬态和直流同步触发型电源钳位ESD保护电路，该ESD保护电路包括：瞬态触发模块、直流电压触发模块以及泄放器件，该瞬态触发模块分别与该直流电压触发模块和该泄放器件相连接。本发明提供的ESD保护电路在ESD冲击来临时，能较好、较快的打开，同时能够有效避免快速上电和高频噪声引起的误触发和闩锁问题。

公开(公告)号：CN102768852B

公开(公告)日：2015-03-18

申请号：CN201210272687.5

申请日：2012-08-01

Applicant: 北京大学

Inventor： 贾嵩 ,  刘俐敏 ,  徐鹤卿 ,  吴峰锋 ,  王源 ,  张钢刚

IPC: G11C11/419 ,  G11C7/06

Abstract: 本发明公开了一种灵敏放大器，涉及电路技术领域，包括：电流采样电路，电流/电压转换电路以及锁存放大电路，所述电流采样电路连接所述电流/电压转换电路和锁存放大电路，所述电流采样电路用于采样位线及非位线上的电流差，所述电流/电压转换电路将所述电流差转换成电压差，所述锁存放大电路放大所述电压差，并切断电流采样电路以及电流/电压转换电路的电流通路。本发明的灵敏放大器通过电流采样电路对位线上的电流差进行采样，并将其转换为电压信号，输入到后级基于锁存器的放大级，当信号被成功放大后，随即切断前级的直流通路，以停止对位线的继续放电，从而无直流功耗产生，降低了直流功耗。