-
公开(公告)号：CN107845630A
公开(公告)日：2018-03-27
申请号：CN201711000666.7
申请日：2017-10-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明属于半导体器件及集成电路技术领域，具体的说是涉及一种GaN基单片集成式半桥电路。与常规的由分立器件组成的半桥电路不同的是，本发明将两个增强型GaN HEMT及GaN基二极管集成至同一芯片模块上，这便于降低寄生电感，增加开关管开关速度，从而降低开关管开关功耗。同时，在半桥电路的下管两端反向并联场控二极管，这能够减小二极管电极与下管电极之间的寄生电感，使二极管与下管沟道之间能够实现快速的换流。同时，由于场控二极管的正向导通压降较低，能大幅度降低死区时间导通压降，提高系统的效率。另外，由于场控二极管制备工艺与增强型GaN HEMT完全兼容，大大降低了制备工艺的复杂程度。该型半桥电路模块适用于Buck、Boost及Buck-Boost电路等。
-
公开(公告)号：CN106933288B
公开(公告)日：2018-03-20
申请号：CN201710284463.9
申请日：2017-04-25
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F1/56
Abstract: 一种低功耗无片外电容型低压差线性稳压器，属于电源管理技术领域。采用共栅极输入对和跨导增强的误差放大器电路通过对信号的两路放大，将跨导进行k1*k2倍的放大，没有引入低频的零级点，同步增大了增益和带宽，采用共栅极的输入对在保证低功耗的同时增强摆率，同时有利于将输出极点推到更高频，实现更高的带宽；高通检测网络提升瞬态响应，减小了瞬态变化时输出电压VOUT出现的下冲电压，进一步拓展带宽；瞬态增强电路提供一个更加快速的通路，在负载稳定的时候不工作，不影响主环路的调整，在瞬态的时候，用来提高更大的动态环路增益，增强低压差线性稳压器的瞬态响应速度。本发明具有瞬态响应速度快和低功耗的特点。
-
公开(公告)号：CN107450653A
公开(公告)日：2017-12-08
申请号：CN201710771529.7
申请日：2017-08-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F3/26
CPC classification number: G05F3/26
Abstract: 本发明涉及集成电路技术。本发明解决了现有电压前馈电流产生电路耐压不够的问题，提供了一种电压前馈电流产生电路，其技术方案可概括为：电压前馈电流产生电路，包括电流输出端、运算放大器、LDMOS耐压管一、LDMOS耐压管二、电压输入端、固定电平输入端、电流源、低压电源电压输入端、增强型PMOS管一、增强型PMOS管二。本发明的有益效果是，电路结构简单，且功耗较小，节约版图面积，合理的使用了耐压管解决了传统电路的耐压问题，适用于电压前馈电流产生电路。
-
公开(公告)号：CN107402594A
公开(公告)日：2017-11-28
申请号：CN201710773696.5
申请日：2017-08-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F1/56
CPC classification number: G05F1/56
Abstract: 本发明涉及集成电路技术。本发明解决了现有低压差线性稳压器功耗较大的问题，提供了一种实现高电源电压转变的低功耗低压差线性稳压器，其技术方案可概括为：实现高电源电压转变的低功耗低压差线性稳压器，包括外部电源输入端、电压输出端、PMOS管一、PMOS管二、NJFET耐压管一、NJFET耐压管二、NMOS管一、NMOS管二、耗尽型NMOS管、二极管、电阻一及电阻二。本发明的有益效果是，其避免使用误差放大器及带隙基准源，电路结构简单，功耗较小，能够实现高压电源的变换，适用于低压差线性稳压器。
-
公开(公告)号：CN106876456A
公开(公告)日：2017-06-20
申请号：CN201710110599.8
申请日：2017-02-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/40 , H01L29/423
CPC classification number: H01L29/7393 , H01L29/40 , H01L29/4232
Abstract: 本发明提供一种低关断损耗双栅SOI‑LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层；P型阱区内部上方设有两个N型源端以及P型接触区；N‑buffer层内部上方设有N型阳极区；在N型漂移区的内部设有N型埋层、和/或P型埋层；本发明使器件结构的导通电阻得到降低；在关断过程中使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
Patent Agency Ranking
公开(公告)号：CN106847882A
公开(公告)日：2017-06-13
申请号：CN201710108573.X
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种SOI‑LIGBT器件，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN106684136A
公开(公告)日：2017-05-17
申请号：CN201710110260.8
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅、P条、N条；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN119171036A
公开(公告)日：2024-12-20
申请号：CN202411332764.0
申请日：2024-09-24
Applicant: 电子科技大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H01P1/207
Abstract: 本发明属于无线通信技术领域，具体涉及一种基于通孔微扰的单层多模SIW双通带滤波器，包括：一层介质基板和分别位于基板上下表面的两层金属层；所述介质基板四周均设置有第一金属通孔阵列，所述介质基板上的第一金属通孔阵列围成方形形状与上、下层金属层构成SIW方形谐振腔；所述上、下层金属层的左右对称处分别设置有输入、输出端口，并通过50欧姆微带线接入SIW方形谐振腔。本发明利用金属通孔扰动SIW方形谐振腔内的模式引入传输零点，使该滤波器具有高选择性，滤波性能更加良好；通过调节腔内金属通孔列和金属通孔到谐振腔中心的间距，可以得到理想的通带中心频率和通带带宽。
-
公开(公告)号：CN115085704B
公开(公告)日：2024-10-22
申请号：CN202210787494.7
申请日：2022-07-06
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H03K17/081 , H02H5/04
Abstract: 本发明属于功率集成电路技术领域，尤其涉及一种应用于智能功率开关的保护电路。本发明在片内增加一个靠近逻辑控制电路的温度传感器，在浪涌电流到来时，随着功率管结温的升高，两个温度传感器之间会产生一定的温度梯度，当温度梯度过大时，两个温度传感器给出功率限制的信号，将功率开关关断，待热量在整个芯片散开片内无较大温度梯度之后再重新开启。同时，在控制片内相对温度差的基础之上，在电流限制电路中引入多个档位，在功率管结温较低时限流值较高，在功率管结温较高时限流值变为低，从而保证功率管不被烧毁。既保证了温度较低时有较大的负载电流，又保证了芯片内相对温度差较低，使得芯片在经历多次功率循环之后仍具有较高的可靠性。
-
公开(公告)号：CN117673154A
公开(公告)日：2024-03-08
申请号：CN202311338150.9
申请日：2023-10-16
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种具有哑铃状体内埋层的新型LDMOS结构及制造方法，包括：第一导电类型半导体衬底、第二导电类型漂移区、第一导电类型阱区、第一导电类型埋层、第二导电类型埋层、位于器件表面的多晶硅栅电极、第一介质氧化层、第二介质氧化层。第一导电类型埋层和第二导电类型埋层位于漂移区体内；本发明通过新型工艺制造方法在漂移区引入哑铃状第一导电类型埋层与条形第二导电类型埋层，使器件漂移区内开态时形成更宽的导电路径，能够实现比导通电阻的降低；此外，该结构能够优化器件表面电场分布，解决器件可靠性的问题。
-
-
-
-
-
-
-
-
-
Search Results
3076
records
(took 0.151 seconds)
