-
公开(公告)号：CN111540745A
公开(公告)日：2020-08-14
申请号：CN202010401243.1
申请日：2020-05-13
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11521 , H01L27/11568
Abstract: 本发明属于集成电路存储器技术领域，具体为一种低功耗二维材料半浮栅存储器及其制备方法。本发明的半浮栅存储器，采用高介电常数材料作为阻挡层和隧穿层，可以在满足等效氧化层厚度的前提下，减小漏电流，从而降低功耗；采用PTCDA作为在二维材料表面生长高介电常数材料的缓冲层，可以抑制位阻效应，增大成核密度，可以生长出致密的高介电常数材料，进而可以抑制漏电流，降低功耗。此外，利用PTCDA与二维材料之间没有共价键的优点，从而减少两者之间的界面缺陷，可以抑制漏电流，降低功耗。
-
公开(公告)号：CN111477627A
公开(公告)日：2020-07-31
申请号：CN202010346231.3
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明属于集成电路存储器技术领域，具体为一种基于双浮栅材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型，位于半导体衬底的上层区域；U型槽，贯穿所述半浮栅阱区，底部处于所述半浮栅阱区的下边界；第一栅极叠层，包括第一栅介质、第一金属栅、富含缺陷的绝缘材料层和金属纳米晶；第二栅极叠层，包括第二栅介质层和第二金属栅；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；源极和漏极，具有第二掺杂类型，位于第一、第二栅极叠层两侧。本发明利用拥有大量缺陷的绝缘材料和彼此相互分离的金属纳米晶作为双浮栅，有利于数字信号的分辨，增加存储器刷新时间。
-
公开(公告)号：CN111463212A
公开(公告)日：2020-07-28
申请号：CN202010172782.2
申请日：2020-03-12
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11521 , H01L29/06 , H01L29/24
Abstract: 本发明属于半导体器件技术领域，具体为一种快速可擦写浮栅存储器及其制备方法。本发明的快速可擦写浮栅存储器，包括：衬底；覆盖衬底的阻挡层，其为绝缘介质；形成在阻挡层上的浮栅；平行邻接放置在所述浮栅上的第一异质结和第二异质结，由二维材料组成；覆盖第一异质结和所述第二异质结的隧穿层，其为二维材料；形成在所述隧穿层上的沟道层，其为二维材料；以及形成在沟道层表面的源极和漏极。本发明采用两个导通方向相反的二维半导体材料构成的异质结作为电荷擦写通道，能够有效改善电荷擦写速度的对称性、加快读写速度。
-
公开(公告)号：CN110098065A
公开(公告)日：2019-08-06
申请号：CN201910350124.5
申请日：2019-04-28
Applicant: 复旦大学
Abstract: 本发明涉及一种双硅片基固态超级电容及其制备方法，该超级电容由两个相对设置的电极结构粘合构成，电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属掺杂的氧化铟薄膜层及固态电解质层，上述过渡金属包括镍、钴或者锰。本发明提供的硅基超级电容制备在低阻单晶硅的背面，可以充分利用硅材料，节约成本；与传统的硅基集成电路工艺兼容，制备工艺简单，成本低廉；过渡金属掺杂的氧化铟薄膜兼具氧化铟高电导率和过渡金属氧化物理论高比电容值的优势，从而保证所制备的超级电容可以同时拥有较高的功率和能量密度。
-
公开(公告)号：CN109609927A
公开(公告)日：2019-04-12
申请号：CN201910068247.X
申请日：2019-01-24
Applicant: 复旦大学
Abstract: 本发明公开了一种碳氮掺杂的金属钴薄膜、其制备方法及用途，该方法包含至少一个反应循环，每个反应循环包含以下步骤：S1，向反应腔中通入Co(EtCp)2蒸汽，使其与反应腔中的衬底表面充分反应；S2，向反应腔中通入无氧保护气氛吹洗；S3，向反应腔中通入NH3等离子体，使其与含有Co(EtCp)2的衬底表面充分发生化学反应；S4，向反应腔中通入无氧保护气氛以将未反应NH3等离子体及反应副产物吹洗干净，获得碳氮掺杂的金属钴薄膜；其中，碳氮掺杂的金属钴薄膜厚度依循环数而定。本发明提供的方法工艺流程简单易控，与集成电路制造工艺兼容性好，生长温度低，生长温度区间大，电阻率低，表面均匀平整。
-
Patent Agency Ranking
公开(公告)号：CN104241245B
公开(公告)日：2016-11-16
申请号：CN201410468397.7
申请日：2014-09-15
Applicant: 复旦大学
IPC: H01L23/522 , H01L21/02
Abstract: 本发明属于半导体集成电路制造技术领域，具体为一种基于低介电材料和铜互连结构的高性能金属‑绝缘体‑金属(MIM)电容及其制备方法。所公开的电容在集成电路后端工艺(铜互连)中形成，并且以TaN或TaN/Ta叠层为上下金属电极，以原子层淀积(ALD)的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层为绝缘层。其中，两个Al2O3单层的厚度相等，两个ZrO2单层的厚度相等。该对称叠层结构的绝缘层设计有利于获得电容密度高、电容的电压线性度好、漏电流密度低的高性能MIM电容，是下一代射频和模拟/混合集成电路理想的候选方案。
-
公开(公告)号：CN101996775A
公开(公告)日：2011-03-30
申请号：CN201010545516.6
申请日：2010-11-16
Applicant: 复旦大学
CPC classification number: Y02E60/13
Abstract: 本发明属于电容器制备技术领域，具体公开了一种固态超级电容的制备方法。本发明通过金属辅助刻蚀工艺在重掺杂的单晶硅片上形成密度高和有序的深槽结构，然后以此深槽结构作为模板来制备固体超级电容。具体步骤包括：在硅片上热氧化形成一层很薄的二氧化硅；在二氧化硅上淀积金属薄膜；对金属薄膜进行快速热退火以形成金属纳米晶阵列；以金属纳米晶为催化剂，对硅片进行刻蚀，形成深槽阵列；在深槽的表面淀积绝缘介质层；再淀积种子金属层；电镀金属作为正电极。本发明免去了高成本的光刻工艺，因此工艺简单，成本低廉，不易损坏，易于批量生产。
-
公开(公告)号：CN101800253A
公开(公告)日：2010-08-11
申请号：CN201010138066.9
申请日：2010-04-01
Applicant: 复旦大学
Abstract: 本发明属于能量存储器件技术领域，具体公开了一种用于能量存储的纳米电容器及其制作方法。该纳米电容器的制作方法包括：在硅或玻璃衬底上淀积一层金属铝膜；对金属铝进行两次阳极氧化得到阳极氧化铝模板；在模板的纳米孔隙中用ALD方法淀积底层金属电极、中间绝缘介质和顶层金属电极；在顶层金属电极表面淀积一层金属铝作为顶层集流体；通过光刻工艺和反应离子刻蚀将底层集流体暴露出来，并分别用导线将顶层和底层集流体引出，作为纳米电容的两个电极。本发明所公开的纳米电容器可以同时获得很高的功率和能量密度，而且制作工艺简单，成本较低，封装体积小。
-
公开(公告)号：CN111564443B
公开(公告)日：2023-05-19
申请号：CN202010400578.1
申请日：2020-05-13
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H10B12/00
Abstract: 本发明属于集成电路存储器技术领域，具体涉及一种低高集成密度半浮栅存储器及其制备方法。本发明高集成密度半浮栅存储器采用双U型槽结构，分别形成浮栅晶体管和隧穿晶体管的沟道区域。该设计能够同时削弱浮栅晶体管和隧穿晶体管的短沟道效应，从而有利于存储器尺寸的不断缩小，进一步可以增大集成密度。同时，在浮栅晶体管的U型槽侧壁直接形成开口，使得浮栅可以直接与隧穿晶体管的沟道接触，有利于进一步增加集成密度。
-
公开(公告)号：CN112018078B
公开(公告)日：2022-10-25
申请号：CN202010746391.7
申请日：2020-07-29
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明公开一种铜互连结构及其制作方法。该铜互连结构包括：第一沟槽，形成在绝缘介质(200)内，所述第一沟槽内填充有第一层铜互连线(201)；通孔和第二沟槽，形成在所述介质层(209)中且垂直相连通，其中，所述通孔内部填充有铜材料(204)；所述第二沟槽底部形成有籽晶层(205)，内部填充有第二层铜互连线(207)；铜扩散阻挡层(208)，覆盖所述第一层铜互连线(201)表面和所述绝缘介质(200)表面，同时包覆所述通孔和所述第二沟槽的侧壁表面以及所述第二沟槽的下表面；铜扩散覆盖层(210)，形成在上述结构的上表面。
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.021 seconds)
