一种优化的基于H1类哈希函数族的密钥保密增强方法及装置

    公开(公告)号:CN109787760B

    公开(公告)日:2021-10-08

    申请号:CN201910064886.9

    申请日:2019-01-23

    Abstract: 为了解决现有基于FFT的密钥保密增强算法需要消耗大量的计算资源和存储资源才能完成的问题以及处理速率不够高的缺点,本发明提供一种优化的基于H1类哈希函数族的密钥保密增强方法及装置,属于量子通信技术领域。本发明的方法包括:S1、以N比特为单位,对二进制的原始量子密钥序列X和H1类哈希函数所需的二进制随机序列C、D进行降维,转换为2N进制序列:X′、C′和D′,N为正整数,X的长度能被N整除;S2、利用FFT计算X′和C′的线性卷积,得到在2N进制下相乘的结果;S3、将S2获得的结果与D′相加并重新转换为二进制序列,即得到保密增强后的结果。本发明的装置与方法功能对应。

    一种面向离散型量子密钥分发系统的误码协商方法及装置

    公开(公告)号:CN109639422B

    公开(公告)日:2021-04-20

    申请号:CN201910064878.4

    申请日:2019-01-23

    Abstract: 一种面向离散型量子密钥分发系统的误码协商方法及装置,用于同时提高处理速率和协商效率,属于量子通信技术领域。本发明包括:对数据块D进行置乱处理;对置乱后的数据进行随机抽样,获得抽样数据Ds;利用交互式协商算法对抽样数据Ds纠错译码,利用第一轮奇偶校验位与误码率的关系,得到估计的误码率,并在交互式协商算法第一轮等待交互信息时,前向纠错式协商算法执行初始化工作;前向纠错式协商算法根据估计的误码率进行调整,交互式协商算法对抽样数据完成剩下的多轮纠错译码工作,并在每轮等待交互信息时,前向纠错式协商算法对抽样后剩余的数据译码;对采用交互式协商算法和前向纠错式协商算法的译码结果按置乱前的排序拼接。

    一种量子保密通信网络模拟系统

    公开(公告)号:CN109818814A

    公开(公告)日:2019-05-28

    申请号:CN201910276579.7

    申请日:2019-04-08

    Abstract: 一种量子保密通信网络模拟系统,对于QSCN的模拟和仿真更加符合实际网络情况,属于通信领域。所述模拟系统包括源节点、可信中继、目的节点和流量生成模块;源节点、可信中继和目的节点之间通过链路连接;流量生成模块,利用基于指数分布的数据包平均发送间隔构建通信方的流量需求;源节点根据流量生成模块构建的流量需求发送数据包;目的节点根据流量生成模块构建的流量需求接收数据包。本发明的模拟系统刻画了经典网络E2E流量需求的波动性和QKD设备的实际P2P密钥生成能力,使得对于QSCN的模拟和仿真更加符合实际网络情况。

    一种优化的基于H1类哈希函数族的密钥保密增强方法及装置

    公开(公告)号:CN109787760A

    公开(公告)日:2019-05-21

    申请号:CN201910064886.9

    申请日:2019-01-23

    Abstract: 为了解决现有基于FFT的密钥保密增强算法需要消耗大量的计算资源和存储资源才能完成的问题以及处理速率不够高的缺点,本发明提供一种优化的基于H1类哈希函数族的密钥保密增强方法及装置,属于量子通信技术领域。本发明的方法包括:S1、以N比特为单位,对二进制的原始量子密钥序列X和H1类哈希函数所需的二进制随机序列C、D进行降维,转换为2N进制序列:X′、C′和D′,N为正整数,X的长度能被N整除;S2、利用FFT计算X′和C′的线性卷积,得到在2N进制下相乘的结果;S3、将S2获得的结果与D′相加并重新转换为二进制序列,即得到保密增强后的结果。本发明的装置与方法功能对应。

    一种面向量子密钥分发系统的高效LDPC码的简化译码方法

    公开(公告)号:CN109787718A

    公开(公告)日:2019-05-21

    申请号:CN201910064050.9

    申请日:2019-01-23

    Abstract: 一种面向量子密钥分发系统的高效LDPC码的简化译码方法,优化校验节点和变量节点的计算过程,以提高协商效率,属于量子通信技术领域。本发明的译码方法在每一次迭代过程中校验节点和变量节点进行计算,计算时需要对输入进行量化;校验节点计算时,校验节点的输出结果量化值求取过程如下:τ(p,q)表示校验节点一次迭代计算的输出结果量化值,p表示校验节点前一次迭代计算输出结果量化值,q表示校验节点当前迭代中输入数据的量化值,p≥q≥0,d=p-q;当q>2,τ=q-η(d,2)-η(d,6);当q≤2,τ=MAX(q-η(d,4),0);其中,

    一种非递归的SC译码部分和确定方法及装置

    公开(公告)号:CN107911124A

    公开(公告)日:2018-04-13

    申请号:CN201711226692.1

    申请日:2017-11-29

    CPC classification number: H03M13/13 H04L1/0054

    Abstract: 本发明涉及一种非递归的SC译码部分和确定方法及装置,是为了解决现有的递归的SC译码算法调用递归函数的次数太多,空间复杂度比较高的缺点而提出的。非递归的SC译码部分和确定方法包括:将与 对应的M0节点的部分和进行输出;其中M0节点表示以 为根节点的子树的叶子节点;ki为估计 时似然比计算的最大递归深度;执行如下运算共2k-1次,用于计算节点Mk的部分和:0≤i<2k-1;沿着最右侧的边往上计算直至节点 最后输出的值。本发明通过采用非递归的方式实现SC译码算法,将递归函数调用次数降为0次,提高了译码速率。此外通过对似然比与部分和采用时分复用的存储方式,将算法空间复杂度降为O(N)。

    一种标准化的多功能LXI设备

    公开(公告)号:CN102088384B

    公开(公告)日:2015-02-11

    申请号:CN201010567978.8

    申请日:2010-12-01

    Abstract: 一种标准化的多功能LXI设备,属于自动测试领域,本发明为解决现有LXI设备设计复杂度高、功能单一、可扩展能力差的问题。本发明所述的标准化的多功能LXI设备包括底板、综合触发单元、M总线控制器、ARM处理器和n个功能板,所述综合触发单元、M总线控制器、ARM处理器和n个功能板都设置在底板上,综合触发单元、M总线控制器和n个功能板分别挂接在M总线上,综合触发单元和M总线控制器还分别挂接在ARM处理器总线上,综合触发单元的输出端与ARM处理器的触发控制输入端相连,M总线控制器的输出端与ARM处理器的M总线控制输入端相连。本发明用于自动测试。

    基于M模块同步码的智能载板M模块自动识别方法

    公开(公告)号:CN102148061B

    公开(公告)日:2013-11-06

    申请号:CN201010612208.0

    申请日:2010-12-29

    Abstract: 基于M模块同步码的智能载板M模块自动识别方法,属于自动测试领域,本发明为解决在预先不知道M模块信息的情况下,无法对不同配置的M模块进行正确识别的问题。本发明方法包括以下:一、将/DS0、/DS1都置低;二、访问M模块的地址0xFE,读取第一个字节数据;三、判断地址0xFE第一个字节数据是否为0x5346,否,执行四;是,M模块的数据宽度为8位或16位,并执行六,四、访问M模块地址0xFC,读取该地址第一个字节数据;五、判断地址0xFC第一个字节数据是否为0x5346,否,退出识别;是,M模块的数据宽度为32位,并执行六,六、读取所述EEPROM的配置参数,完成M模块的识别。

    具有大容量存储的低速载荷数据加载模块

    公开(公告)号:CN103294411A

    公开(公告)日:2013-09-11

    申请号:CN201310155607.2

    申请日:2013-04-28

    Abstract: 具有大容量存储的低速载荷数据加载模块,本发明涉及卫星测试领域,具体涉及低速载荷数据加载模块。本发明解决了现有的低速载荷数据加载模块不具备文件加载和大容量存储的功能的问题,本发明所述模块主控制器的控制一号CF卡读/写信号及数据信号输入输出端连接一号CF卡的读/写信号及数据信号输入输出端,主控制器的控制二号CF卡读/写信号及数据信号输入输出端连接二号CF卡的读/写信号及数据信号输入输出端,主控制器的同步数据信号输出端通过一号数字隔离电路连接同步接口电路的同步数据信号输入端,主控制器的异步数据信号输出端通过二号数字隔离电路连接异步接口电路的异步数据信号输入端。本发明适用于低速载荷数据的加载。

    PXIe接口NandFlash数据流盘存取加速方法

    公开(公告)号:CN103150129A

    公开(公告)日:2013-06-12

    申请号:CN201310112830.9

    申请日:2013-04-02

    Abstract: PXIe接口Nand Flash数据流盘存取加速方法,本发明具体涉及PXIe接口Nand Flash数据流盘存取加速方法。它为了解决高速数据流盘对I/O速率要求很高,无法最大限度提高Nand Flash阵列的存取速度,Nand Flash存取速率与PXI Express高速接口速率不匹配的问题。该方法为:采用三级加速编程的方式对Nand Flash编程,在每个最小控制单元的编程序列中加入一级预编程操作,使得每个最小控制单元的第n+1次编程操作都能够滞后于第n次编程操作;从4片Nand Flash芯片中读取数据的过程,实现数据读取的流水线加速。本发明适用于测试领域。

Patent Agency Ranking