-
公开(公告)号：CN110729299B
公开(公告)日：2022-04-19
申请号：CN201910639473.9
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11563 , H01L27/11568
Abstract: 存储器单元包括第一和第二上拉晶体管、第一和第二传输门晶体管和金属接触件。第一上拉晶体管具有在第一方向上延伸的第一有源区域。第一传输门晶体管具有在第一方向上延伸的第二有源区域，并且第二有源区域在第二方向上与第一有源区域分隔开。第二有源区域与第一有源区域相邻。第二传输门晶体管耦合至第二上拉晶体管。金属接触件在第二方向上延伸，并且从第一有源区域延伸至第二有源区域。金属接触件耦合第一上拉晶体管和第一传输门晶体管的漏极。第一和第二传输门晶体管以及第一和第二上拉晶体管是四晶体管存储器单元的部分。本发明的实施例还涉及形成存储器电路的方法。
-
公开(公告)号：CN111128256B
公开(公告)日：2022-03-29
申请号：CN201911051431.X
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括写入端口和读取端口。写入端口包括形成存储器单元的两个交叉耦合的反相器。交叉耦合的反相器连接在第一电源信号线和第二电源信号线之间。写入端口还包括互连层中的第一局部互连线，该第一局部互连线连接至第二电源信号线。读取端口包括连接至写入端口中的存储器单元和第二电源信号线的晶体管，以及连接至第二电源信号线的互连层中的第二局部互连线。读取端口中的第二局部互连线与写入端口中的第一局部互连线分隔开。本发明的实施例还涉及存储器器件以及计算设备。
-
公开(公告)号：CN113571109A
公开(公告)日：2021-10-29
申请号：CN202110790436.5
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C8/12
Abstract: 一种存储器电路包括选择电路、存储器单元的列和加法器树。选择电路被配置为接收输入数据元素，每个输入数据元素包括等于H的位数，并输出输入数据元素的H位中的所选择的第k位的集合。存储器单元的列的每个存储器单元包括被配置为存储第一权重数据元素的第一存储器单元和被配置为基于第一权重数据元素和所选集合的第k位生成第一乘积数据元素的第一乘法器第k位。加法器树被配置为基于第一乘积数据元素中的每个生成求和数据元素。本发明的实施例还涉及操作存储器电路的方法。
-
公开(公告)号：CN113190071A
公开(公告)日：2021-07-30
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
公开(公告)号：CN113140238A
公开(公告)日：2021-07-20
申请号：CN202011344969.2
申请日：2020-11-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了用于存储器电路的系统和方法。在实施例中，电路包括对应于数据字和全局写入字线的多个存储器单元。多个局部写入线连接到数据字的多个存储器单元的子集。选择逻辑系统被配置为基于全局写入字线上的信号和与存储器单元的特定子集相关联的选择信号来激活存储器单元的特定子集，以经由特定局部写入线进行写入。本发明的实施例还涉及存储器电路及其操作方法以及信号网络。
-
Patent Agency Ranking
公开(公告)号：CN112837730A
公开(公告)日：2021-05-25
申请号：CN202011302134.0
申请日：2020-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
Abstract: SRAM包括多个存储器单元，每个存储器单元包括数据存储单元；数据I/O控件，用于将数据输入到数据线(BL)以及从数据线(BL)输出数据；以及多个存取控件，分别连接到至少两个存取控制线(WL)并且用于启用和禁用来自至少两个WL(WX和WY)的数据输入和输出。存取控件配置为仅当两个WL处于其相应的状态时允许数据输入。一种写入SRAM单元组的方法包括：经由第一WL向单元发送第一写入启用信号，向相应的单元发送相应的第二写入启用信号的组，以及对于每个单元，如果第一写入启用信号和相应的第二写入启用信号中的任何一个处于禁用状态，则防止将数据写入单元。本发明的实施例还涉及存储器单元、存储器阵列、SRAM器件及其方法。
-
公开(公告)号：CN107424645B
公开(公告)日：2020-12-22
申请号：CN201710374650.6
申请日：2017-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40
Abstract: 在一些实施例中，一种半导体存储器件包含布置为行和列的半导体存储单元的阵列。所述阵列包含存储单元的第一段和存储单元的第二段。第一局部互补位线对在存储单元的所述第一段上方延伸并且与沿着存储单元的所述第一段内的第一列的多个存储单元相连接。第二对局部互补位线在存储单元的所述第二段上方延伸并且与沿着存储单元的所述第二段内的所述第一列的多个存储单元相连接。开关对设置于存储单元的所述第一段和所述第二段之间。所述开关对配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。本发明还提供了静态随机存取存储器(SRAM)器件。
-
公开(公告)号：CN111105830A
公开(公告)日：2020-05-05
申请号：CN201911036504.8
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露提供一种存储器装置。存储器装置包括移位寄存器，其具有布置在多个行和多个列的矩阵中的多个移位寄存器。多个行中的每一个包括第一多个移位寄存器，且多个列中的每一个包括第二多个移位寄存器。多个行中的每一个与读取字线和写入字线相关联。多个行中的每一个与数据输入线和数据输出线相关联。多个移位阵列中的每一个包括静态随机存取存储器。
-
公开(公告)号：CN110782935A
公开(公告)日：2020-02-11
申请号：CN201910701177.7
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417 , G11C7/10
Abstract: 本申请实施例涉及存储器装置和控制存储器装置的方法。一种存储器装置包含：存储器单元阵列，其具有多个存储器单元，其中所述多个存储器单元中的每一个包含第一端口；第一控制电路，其安置于所述存储器单元阵列的第一侧上且经布置以电连接到所述多个第一端口；以及第二控制电路，其安置于所述存储器单元阵列的第二侧上且经布置以电连接到所述多个第一端口；其中所述存储器单元阵列的所述第二侧与所述第一侧相对。
-
公开(公告)号：CN110729299A
公开(公告)日：2020-01-24
申请号：CN201910639473.9
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11563 , H01L27/11568
Abstract: 存储器单元包括第一和第二上拉晶体管、第一和第二传输门晶体管和金属接触件。第一上拉晶体管具有在第一方向上延伸的第一有源区域。第一传输门晶体管具有在第一方向上延伸的第二有源区域，并且第二有源区域在第二方向上与第一有源区域分隔开。第二有源区域与第一有源区域相邻。第二传输门晶体管耦合至第二上拉晶体管。金属接触件在第二方向上延伸，并且从第一有源区域延伸至第二有源区域。金属接触件耦合第一上拉晶体管和第一传输门晶体管的漏极。第一和第二传输门晶体管以及第一和第二上拉晶体管是四晶体管存储器单元的部分。本发明的实施例还涉及形成存储器电路的方法。
-
-
-
-
-
-
-
-
-
Search Results
163
records
(took 0.092 seconds)
