-
公开(公告)号：CN101788951A
公开(公告)日：2010-07-28
申请号：CN200910163710.5
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司 , 常州北大众志网络计算机有限公司
Abstract: 本发明公开了一种网络计算机的存储系统及其存储方法，其中该存储系统还包括：第一Flash存储器，用于存储所述网络计算机的BIOS代码；第二Flash存储器，用于存储所述网络计算机的操作系统和本地数据。本发明实现了对网络计算机操作系统以及本地应用程序的存储需求，并能很好地进行网络计算机版本管理、软件升级。
-
公开(公告)号：CN101727338A
公开(公告)日：2010-06-09
申请号：CN200910163712.4
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司 , 常州北大众志网络计算机有限公司
Abstract: 本发明公开了一种网络计算机并行升级方法及系统，该方法包括：网络计算机端的httpd服务的运行步骤，用于启动需要升级的各个网络计算机，并确认httpd服务处于工作状态，以使网络计算机端通过http协议与服务器主机端之间进行数据通信；服务器主机端的升级控制程序的运行步骤，用于启动服务器主机端的升级控制程序，对局域网内的多台网络计算机进行并行升级。
-
公开(公告)号：CN100412833C
公开(公告)日：2008-08-20
申请号：CN200310113657.0
申请日：2003-11-17
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F13/28
Abstract: 本发明公开了一种DMA控制器，以及层次总线结构系统芯片及其数据传输方法，DMA控制器通过请求应答连线和数据传输通道与系统总线上的数据通讯模块相连，通过握手信号与桥相连，通过主设备接口与设备总线相连，并通过请求应答连线与设备总线上的数据通讯模块相连，DMA控制器通过握手信号与所述桥设备进行设备总线使用权的裁决，通过与桥复用设备总线来完成与设备总线上的数据通讯模块之间的数据传输，有效的使DMAC完成与各个数据通讯模块以及存储之间的数据传输，以降低系统芯片的内部资源消耗，降低DMAC与数据通讯模块以及存储之间通讯的复杂性，提高总线的带宽，降低系统总线资源的争用，最大化的提高系统芯片的整体性能。
-
公开(公告)号：CN112579002B
公开(公告)日：2024-02-13
申请号：CN202011469195.6
申请日：2020-12-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F3/06
Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线 其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。
-
公开(公告)号：CN112579002A
公开(公告)日：2021-03-30
申请号：CN202011469195.6
申请日：2020-12-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F3/06
Abstract: 本发明提出一种在位线结构中设置有传输门的SRAM及存取提升方法，该SRAM包括：多个存储单元，组成存储阵列；每个个存储单元包括外围驱动电路，字线WL、锁存器，以及位线；所述位线包括位线BL、和位线其中，在位线的预定位置处插入一个双向传输门，以所述双向传输门为节点，将位线截为两段，使得靠近读出放大器一侧位线寄生RC降低，提升存取速度。
-
Patent Agency Ranking
公开(公告)号：CN106874106A
公开(公告)日：2017-06-20
申请号：CN201611206795.7
申请日：2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/50
Abstract: 一种主存bank划分方法及装置，包括：周期性地统计各个应用运行时的访存特征，根据各个应用的访存特征将应用分类，根据各类应用占所有应用的比例选择相应的主存bank划分策略，根据主存bank划分策略为每种类型的每个应用分配相应数量的bank。与现有技术相比，本发明提供的主存bank划分的技术方案，根据应用的访存密集度和行局部性动态调整bank划分策略，从而满足了各应用对bank数量的需求，增加了应用bank级别的并行性，提升了主存访问效率。
-
公开(公告)号：CN103117092B
公开(公告)日：2015-09-23
申请号：CN201210580177.4
申请日：2012-12-27
Applicant: 北京北大众志微系统科技有限责任公司 , 常州北大众志网络计算机有限公司
IPC: G11C29/00
Abstract: 本发明涉及一种数字延迟链的校准方法，该校准方法为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。本发明在传统的延迟单元的基本部分之外增加了一个快速通道和慢速通道，这样使得延迟校准和折返信号的生成的逻辑都放在了延迟单元内部，在信号传播的同时随时进行校准，去掉了专门的控制逻辑和专门的校准时间。
-
公开(公告)号：CN102662861B
公开(公告)日：2014-12-10
申请号：CN201210077431.9
申请日：2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/08
Abstract: 本发明涉及一种末级高速缓存插入策略软件控制方法，首先在处理器页表项中设计末级高速缓存插入策略控制位或控制接口；其次，当数据进入末级高速缓存时，通过判断TLB记录的页一级末级高速缓存插入策略控制位的值，决定该页数据进入末级高速缓存时的位置。利用本发明软件可以控制页一级末级高速缓存插入策略，为具有不同局部性特征的区域提供不同的末级高速缓存管理方法，达到降低末级高速缓存污染的目的；本发明应用于任何具有多级高速缓存结构，同时采用虚拟存储机制的计算机系统中，具有实现简单、硬件代价低等优点。
-
公开(公告)号：CN102306092B
公开(公告)日：2014-04-09
申请号：CN201110216544.8
申请日：2011-07-29
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了超标量处理器实现指令缓存路选择的方法及装置，其中方法包括：至少根据指令的取指请求判断取指模式；根据取指模式属于顺序取指场景采用路历史模式进行路预测，根据取指模式属于非顺序取指场景采用路预测模式进行路预测。本发明使得超标量处理器从整体上取得了更好的能效性；由于避免了大量非必要路的Tag比较及Data访问，以及由于使用额外资源较少，故使得处理器的整体能耗降低。
-
公开(公告)号：CN103390062A
公开(公告)日：2013-11-13
申请号：CN201310328438.8
申请日：2013-07-31
Applicant: 常州北大众志网络计算机有限公司 , 北京北大众志微系统科技有限责任公司
IPC: G06F17/30
Abstract: 本发明涉及一种医疗检测设备的数据的转换及更改方法，由医疗检测设备通过外接检测仪器采集数据并生成专业的医疗制式数据；医疗制式数据传输进入检测设备内置数据库；将医疗检测设备与外部通用设备连接，将数据库内的医疗制式数据转化为通用数据，并将通用数据输出至外部通用设备；外部通用设备直接对通用数据进行浏览以及修改，并将修改后的形成的另一组通用数据进行转换生成另一组医疗制式数据；将新生成的医疗制式数据传输进入医疗检测设备内置数据库，并取代数据库中原有的医疗制式数据。本发明解决了医疗检测设备由于专业医疗数据制式限制导致的与外部通用设备连接不便，且只能输入不能输出的问题，有效的提高了医疗检测设备的工作效率。
-
-
-
-
-
-
-
-
-
Search Results
151
records
(took 0.075 seconds)
