公开(公告)号：CN116226032A

公开(公告)日：2023-06-06

申请号：CN202310159789.4

申请日：2023-02-24

Applicant: 珠海一微半导体股份有限公司

Inventor： 何再生 ,  李璋辉 ,  常子奇 ,  成世明 ,  方励 ,  林立 ,  赖钦伟 ,  周和文

IPC: G06F15/78

Abstract: 本申请公开用于DDR存储器的读控制系统，读控制系统包括MCU、片外cache、以及DDR接口控制器；读控制系统被配置为读取DDR存储器；DDR存储器用于存储像素数据；DDR接口控制器与MCU读控制系统外部的DDR存储器连接，DDR接口控制器用于按照第一预设操作模式从DDR存储器读取像素数据；片外cache内设多条缓存行；片外cache通过DDR接口控制器读取像素数据，并将读取的像素数据暂存到对应一条缓存行内，当读取到的多行像素数据填满所有缓存行时，确定获取到一个检测窗口所覆盖的像素数据；每条缓存行都与MCU连接，以使MCU同时读取到各条缓存行内的像素数据，或先后读取到相应一条缓存行内的像素数据；其中，MCU是按照第二预设操作模式读取每条缓存行内的像素数据。

公开(公告)号：CN116069389A

公开(公告)日：2023-05-05

申请号：CN202310159736.2

申请日：2023-02-24

Applicant: 珠海一微半导体股份有限公司

Inventor： 何再生 ,  李璋辉 ,  常子奇 ,  成世明 ,  方励 ,  林立 ,  赖钦伟 ,  周和文

IPC: G06F9/22 ,  G06F13/16

Abstract: 本申请公开一种MCU访问系统，MCU访问系统包括cache存储器和MCU；MCU用于通过cache存储器对DDR存储器进行访问；cache存储器连接在MCU和DDR存储器之间；cache存储器和DDR存储器设置在MCU的外部；其中，cache存储器用于以突发传输操作的方式访问DDR存储器；MCU用于以单次传输操作的方式或以突发传输操作的方式访问cache存储器。