-
公开(公告)号：CN107112361B
公开(公告)日：2020-09-25
申请号：CN201580061958.4
申请日：2015-02-12
Applicant: 株式会社日立制作所
Abstract: 本发明的目的是提供高性能且可靠性高的功率半导体装置。本发明的半导体装置具有：第一导电类型的半导体基板；在半导体基板的背面侧形成的漏电极；在半导体基板的表面侧形成的第一导电类型的漂移层；第一导电类型的源区域；第一导电类型的电流扩散层；与源区域和电流扩散层相接的与第一导电类型相反的第二导电类型的主体层；在源区域、主体层以及电流扩散层上延展，比主体层浅且底面与主体层相接的沟槽；形成到比电流扩散层与主体层的边界深的位置，将漂移层和电流扩散层电连接的杂质浓度比漂移层高的第一导电类型的高浓度JFET层；在沟槽的内壁形成的栅绝缘膜；以及，在栅绝缘膜上形成的栅电极。
-
公开(公告)号：CN115552634A
公开(公告)日：2022-12-30
申请号：CN202180032221.5
申请日：2021-06-03
Applicant: 株式会社日立制作所
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/417 , H01L29/739
Abstract: 防止在接触区域与硅化物层的界面产生缺陷，由此实现能抑制通电劣化的可靠性高的IGBT。作为其手段，提供一种半导体装置，其具有：形成于半导体基板的下表面且构成IGBT的集电极区域；和在集电极区域的下表面隔着硅化物层形成的集电极电极，硅化物层包含：铝、比铝更易于与硅结合的第1金属和比铝更易于与碳结合的第2金属。
-
公开(公告)号：CN1341911A
公开(公告)日：2002-03-27
申请号：CN01124313.9
申请日：2001-06-01
Applicant: 株式会社日立制作所
CPC classification number: G06F17/3089
Abstract: 一种门户网站编程支援方法,其中,准备多个模板文件;根据用户的选择,由上述多个模板文件显示出一个模板文件;准备多个表示各种服务的图像·信息文件;通过用户的操作,将这些图像·信息文件贴附在所述显示出的模板文件上。所述图像·信息文件是在用于识别各种服务的图像中通过电子水印技术嵌入表示该服务内容的信息制作而成的。
-
公开(公告)号：CN107112361A
公开(公告)日：2017-08-29
申请号：CN201580061958.4
申请日：2015-02-12
Applicant: 株式会社日立制作所
Abstract: 本发明的目的是提供高性能且可靠性高的功率半导体装置。本发明的半导体装置具有：第一导电类型的半导体基板；在半导体基板的背面侧形成的漏电极；在半导体基板的表面侧形成的第一导电类型的漂移层；第一导电类型的源区域；第一导电类型的电流扩散层；与源区域和电流扩散层相接的与第一导电类型相反的第二导电类型的主体层；在源区域、主体层以及电流扩散层上延展，比主体层浅且底面与主体层相接的沟槽；形成到比电流扩散层与主体层的边界深的位置，将漂移层和电流扩散层电连接的杂质浓度比漂移层高的第一导电类型的高浓度JFET层；在沟槽的内壁形成的栅绝缘膜；以及，在栅绝缘膜上形成的栅电极。
-
Patent Agency Ranking
公开(公告)号：CN107658335B
公开(公告)日：2020-09-29
申请号：CN201710540955.X
申请日：2017-07-05
Applicant: 株式会社日立制作所
IPC: H01L29/06 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置及其制造方法，以兼得高耐压和低通态电阻的高性能的垂直DMOSFET。公开的一种半导体装置具备规则地配置有多个单位元件的有源区域，该单位元件具备：沟道区域，其形成于半导体基板的表面，且具有第一导电型；源极区域，其具有与第一导电型不同的第二导电型，且与沟道区域相接地形成在半导体基板的表面；以及JFET区域，其在与源极区域相反的一侧与沟道区域相接地形成在半导体基板的表面，且具有第二导电型，该半导体装置的特征在于，上述沟道区域在半导体基板的表面上由第一沟道区域和杂质浓度比第一沟道区域高的第二沟道区域构成。
-
公开(公告)号：CN107658335A
公开(公告)日：2018-02-02
申请号：CN201710540955.X
申请日：2017-07-05
Applicant: 株式会社日立制作所
IPC: H01L29/06 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置及其制造方法，以兼得高耐压和低通态电阻的高性能的垂直DMOSFET。公开的一种半导体装置具备规则地配置有多个单位元件的有源区域，该单位元件具备：沟道区域，其形成于半导体基板的表面，且具有第一导电型；源极区域，其具有与第一导电型不同的第二导电型，且与沟道区域相接地形成在半导体基板的表面；以及JFET区域，其在与源极区域相反的一侧与沟道区域相接地形成在半导体基板的表面，且具有第二导电型，该半导体装置的特征在于，上述沟道区域在半导体基板的表面上由第一沟道区域和杂质浓度比第一沟道区域高的第二沟道区域构成。
-
公开(公告)号：CN107112362B
公开(公告)日：2020-07-07
申请号：CN201580071372.6
申请日：2015-01-19
Applicant: 株式会社日立制作所
IPC: H01L29/78 , H01L21/336 , H01L29/12
Abstract: 本发明的目的是提供高性能且可靠性高的功率半导体装置。本发明的半导体装置具有：第一导电类型的半导体衬底；在半导体衬底的背面侧形成的漏电极；在半导体衬底上形成的第一导电类型的漂移层；第一导电类型的源区；与漂移层电连接的第一导电类型的电流扩散层；与源区和电流扩散层相接的与第一导电类型相反的第二导电类型的主体层；在源区、主体层以及电流扩散层上延设的比主体层浅且底面与主体层相接的沟槽；在沟槽的内壁形成的栅极绝缘膜；在栅极绝缘膜上形成的栅电极；以及在电流扩散层与栅电极之间形成的栅极绝缘膜保护层。
-
公开(公告)号：CN107112362A
公开(公告)日：2017-08-29
申请号：CN201580071372.6
申请日：2015-01-19
Applicant: 株式会社日立制作所
IPC: H01L29/78 , H01L21/336 , H01L29/12
Abstract: 本发明的目的是提供高性能且可靠性高的功率半导体装置。本发明的半导体装置具有：第一导电类型的半导体衬底；在半导体衬底的背面侧形成的漏电极；在半导体衬底上形成的第一导电类型的漂移层；第一导电类型的源区；与漂移层电连接的第一导电类型的电流扩散层；与源区和电流扩散层相接的与第一导电类型相反的第二导电类型的主体层；在源区、主体层以及电流扩散层上延设的比主体层浅且底面与主体层相接的沟槽；在沟槽的内壁形成的栅极绝缘膜；在栅极绝缘膜上形成的栅电极；以及在电流扩散层与栅电极之间形成的栅极绝缘膜保护层。
-
公开(公告)号：CN1395191A
公开(公告)日：2003-02-05
申请号：CN02128619.1
申请日：2002-05-28
Applicant: 株式会社日立制作所
CPC classification number: H04L63/12 , H04L67/28 , H04L67/2819 , H04L67/2828 , H04L67/2842 , H04L69/329
Abstract: 本发明提供一种能够防止从数据提供装置所发送的数据被篡改和本不应公开的数据被提供给数据要求装置的技术，在连接数据要求装置和数据提供装置的网络上设置数据验证装置，在数据验证装置中验证与所要求的提供数据相对应的验证数据与提供数据是否相一致，根据验证结果，变更从数据验证装置向数据要求装置发送的数据。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
