公开(公告)号：CN107658335B

公开(公告)日：2020-09-29

申请号：CN201710540955.X

申请日：2017-07-05

Applicant: 株式会社日立制作所

Inventor： 森川贵博 ,  渡边直树 ,  吉元广行

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种半导体装置及其制造方法，以兼得高耐压和低通态电阻的高性能的垂直DMOSFET。公开的一种半导体装置具备规则地配置有多个单位元件的有源区域，该单位元件具备：沟道区域，其形成于半导体基板的表面，且具有第一导电型；源极区域，其具有与第一导电型不同的第二导电型，且与沟道区域相接地形成在半导体基板的表面；以及JFET区域，其在与源极区域相反的一侧与沟道区域相接地形成在半导体基板的表面，且具有第二导电型，该半导体装置的特征在于，上述沟道区域在半导体基板的表面上由第一沟道区域和杂质浓度比第一沟道区域高的第二沟道区域构成。

公开(公告)号：CN107658335A

公开(公告)日：2018-02-02

申请号：CN201710540955.X

申请日：2017-07-05

Applicant: 株式会社日立制作所

Inventor： 森川贵博 ,  渡边直树 ,  吉元广行

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种半导体装置及其制造方法，以兼得高耐压和低通态电阻的高性能的垂直DMOSFET。公开的一种半导体装置具备规则地配置有多个单位元件的有源区域，该单位元件具备：沟道区域，其形成于半导体基板的表面，且具有第一导电型；源极区域，其具有与第一导电型不同的第二导电型，且与沟道区域相接地形成在半导体基板的表面；以及JFET区域，其在与源极区域相反的一侧与沟道区域相接地形成在半导体基板的表面，且具有第二导电型，该半导体装置的特征在于，上述沟道区域在半导体基板的表面上由第一沟道区域和杂质浓度比第一沟道区域高的第二沟道区域构成。