公开(公告)号：CN106486379A

公开(公告)日：2017-03-08

申请号：CN201610090999.2

申请日：2016-02-18

Applicant: 株式会社东芝

Inventor： 佐久间智教 ,  佐藤慎哉 ,  横山升 ,  岛田视宏

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/3065 ,  H01L29/167 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/66477 ,  H01L21/265 ,  H01L29/06

Abstract: 本发明的实施方式的半导体装置的制造方法具有：形成第1开口的步骤；离子注入第2导电型的杂质的步骤；及形成第2导电型的第3半导体层的步骤。在形成所述第1开口的步骤中，在设置在第1导电型的第1半导体层之上的第1导电型的第2半导体层形成第1开口，该第1开口沿第2方向延伸，且在第3方向上，上部的尺寸比下部的尺寸长。在所述离子注入的步骤中，对所述第1开口的所述下部的侧面离子注入第2导电型的杂质。在形成所述第3半导体层的步骤中，在所述第1开口的内部形成所述第3半导体层。

公开(公告)号：CN104064490A

公开(公告)日：2014-09-24

申请号：CN201310363069.6

申请日：2013-08-20

Applicant: 株式会社东芝

Inventor： 东真也 ,  佐藤慎哉 ,  佐久间智教 ,  大泽明彦 ,  小林浩秋 ,  山崎修 ,  西村博司

IPC: H01L21/67 ,  H01L23/13

CPC classification number: C30B25/12 ,  C23C16/4584 ,  C23C16/4585 ,  C30B25/14 ,  C30B29/06 ,  H01L21/68735 ,  H01L21/68764 ,  H01L21/68785

Abstract: 本发明提供一种半导体制造装置以及半导体晶片支架。根据一个实施方式，半导体晶片支架具有支承半导体晶片的第1保持区域部；以及包围第1保持区域并被支承于旋转体单元的第2保持区域部，第1保持区域部和第2保持区域部有阶差，在第1保持区域部中，在半导体晶片被支承于第1保持区域部时的半导体晶片的外缘的位置设置有多个通气孔。

公开(公告)号：CN105938852A

公开(公告)日：2016-09-14

申请号：CN201510553512.5

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 佐藤慎哉 ,  佐久间智教 ,  横山升 ,  松田志津江

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/045 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/2257 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/3083 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/66477 ,  H01L29/78

Abstract: 本发明的实施方式提供一种能够提高成品率的半导体装置及半导体装置的制造方法。实施方式的半导体装置具有第1导电型的多个第1半导体区域、第2导电型的多个第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、栅极电极及栅极绝缘层。第1半导体区域沿第1方向延伸。第1半导体区域在与第1方向交叉的第2方向上设置有多个。第2半导体区域沿第1方向延伸。第1半导体区域与第2半导体区域在第2方向上交替地设置。至少一个第2半导体区域具有空隙。构成空隙的面中的至少一个面的面方位为(100)。栅极绝缘层设置于第3半导体区域与栅极电极之间。

公开(公告)号：CN118693126A

公开(公告)日：2024-09-24

申请号：CN202310879350.9

申请日：2023-07-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 佐藤慎哉

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/861 ,  H01L29/739

Abstract: 本发明的实施方式通常涉及半导体装置。根据一个实施方式，半导体装置具有第1电极、第1导电型的第1半导体区域、第1区域、第2导电型的第2半导体区域和第2电极。第1半导体区域设置于第1电极之上。第1区域设置于第1半导体区域中。第1区域中的碳的浓度高于第1半导体区域中的碳的浓度。第1区域中的第1元素的浓度高于第1半导体区域中的第1元素的浓度。第1元素是从由铂、金、铁、铜及镍构成的组中选择出的至少1个。第2半导体区域设置于第1半导体区域之上。第2电极设置于第2半导体区域之上。

公开(公告)号：CN104465758A

公开(公告)日：2015-03-25

申请号：CN201410028187.6

申请日：2014-01-22

Applicant: 株式会社东芝

Inventor： 佐藤慎哉

IPC: H01L29/78 ,  H01L29/36 ,  H01L29/06

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66712

Abstract: 实施方式的半导体器件，包括：第一导电类型的第一半导体层；第二导电类型的第二半导体层，设置在第一半导体层内，具有与第一半导体层相接的第一侧面和第一底部，在内部具有第一空洞部，第二导电类型的杂质浓度从第一侧面朝着第一空洞部降低；以及第二导电类型的第三半导体层，以使第一半导体层位于第三半导体层与第二半导体层之间的方式设置在第一半导体层内，具有与第一半导体层相接的第二侧面和第二底部，在内部具有第二空洞部，第二导电类型的杂质浓度从第二侧面朝着第二空洞部降低。