-
公开(公告)号：CN110708133A
公开(公告)日：2020-01-17
申请号：CN201910936938.7
申请日：2019-09-29
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06 , G05B19/042
Abstract: 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。
-
公开(公告)号：CN109343794A
公开(公告)日：2019-02-15
申请号：CN201811062380.6
申请日：2018-09-12
Applicant: 杭州晨晓科技股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种存储器的配置方法及配置装置。存储器的配置方法，包括：确定存储器的多个片选中的高电位片选；读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。通过上述配置方法，能够方便地只针对存储器上的一个子区域进行数据的读和/或写。
-
公开(公告)号：CN114598620B
公开(公告)日：2024-01-30
申请号：CN202210147610.9
申请日：2022-02-17
Applicant: 杭州晨晓科技股份有限公司 , 深圳震有科技股份有限公司
IPC: H04L43/08 , H04L43/0852
Abstract: 本发明提供一种运算电路，涉及电路计算技术领域。所述运算电路，包括时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块。其中，时间戳获取模块用于确定时间差值S1，传送常数获取模块用于获取所属业务的参数，包括业务帧长度L和业务帧周期τ，网络时延计算模块用于计算业务数据从网络入口到网络出口的时延M3，偏差值获取模块用于根据所述目标业务从网络入口到网络出口的时延M3以及目标业务在网络入口数据写地址W1和目标业务在网络出口数据读地址R1，以准确地确定目标业务的偏差值detla，以及能够反应网络入口的数据和网络出口的数据快慢关系，为业务指针调整提供准确的依据。
-
公开(公告)号：CN114598620A
公开(公告)日：2022-06-07
申请号：CN202210147610.9
申请日：2022-02-17
Applicant: 杭州晨晓科技股份有限公司 , 深圳震有科技股份有限公司
IPC: H04L43/08 , H04L43/0852
Abstract: 本发明提供一种运算电路，涉及电路计算技术领域。所述运算电路，包括时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块。其中，时间戳获取模块用于确定时间差值S1，传送常数获取模块用于获取所属业务的参数，包括业务帧长度L和业务帧周期τ，网络时延计算模块用于计算业务数据从网络入口到网络出口的时延M3，偏差值获取模块用于根据所述目标业务从网络入口到网络出口的时延M3以及目标业务在网络入口数据写地址W1和目标业务在网络出口数据读地址R1，以准确地确定目标业务的偏差值detla，以及能够反应网络入口的数据和网络出口的数据快慢关系，为业务指针调整提供准确的依据。
-
公开(公告)号：CN110568253B
公开(公告)日：2021-11-02
申请号：CN201910879373.3
申请日：2019-09-18
Applicant: 杭州晨晓科技股份有限公司
IPC: G01R19/25 , G01R19/165
Abstract: 本发明公开了一种基于FPGA的电压监测系统，所述系统包括：设置模块设置基准电压的采样周期数为N个；通过采样模块获取当前采样周期内的当前电压值；均值模块将所述当前采样周期前的N个采样周期所对应的N个电压值求平均，得到一实时基准电压值；运算模块将所述当前电压值与所述实时基准电压值进行差值运算，得到一差值电压；判断模块当所述差值电压在一预设的阈值范围内时，判定所述当前实时电压工作正常。通过本发明，不需要搭建额外的硬件外围电压监测电路，实现了对器件的电压实时监测。
-
Patent Agency Ranking
公开(公告)号：CN110708133B
公开(公告)日：2021-07-27
申请号：CN201910936938.7
申请日：2019-09-29
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06 , G05B19/042
Abstract: 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。
-
公开(公告)号：CN109039519B
公开(公告)日：2020-03-20
申请号：CN201811063813.X
申请日：2018-09-12
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种时钟同步方法及同步系统，属于时钟同步技术领域。时钟同步方法，对线路上的输入时钟源进行时戳采样，并在线路上自振生成第一时钟源，对输入时钟源监测并判断其是否有效，若有效，则将得到的时戳采样存储至锁定时钟缓存后，将锁定时钟缓存中的时戳恢复成第二时钟源，而且基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存，若无效时，依据保持时钟缓存中的时戳恢复成第三时钟源，从而可以在没有第二时钟源的情况下，选择第三时钟源为输出时钟源，使得当前线路仍然能够具有有效的输出时钟源。本发明的时钟同步方法，通过冗余设计，提高了线路上时钟同步的可靠性。
-
公开(公告)号：CN109189793A
公开(公告)日：2019-01-11
申请号：CN201811067049.3
申请日：2018-09-13
Applicant: 杭州晨晓科技股份有限公司
IPC: G06F16/22 , G06F16/245
Abstract: 本发明公开了一种业务数据的链表存储方法及装置，属于计算存储技术领域。业务数据的链表存储方法，包括：基于待存储的多组业务数据，配置链表组，其中，所述链表组包括多个链表，一个链表对应于一组业务数据，所述链表组中的链表共享同一个链表存储区域；将所述多组业务数据分别存储至所述链表组对应的链表中。通过将多组业务数据配置链表组，且将链表组内的链表共享同一个链表存储区域，从而提高链表存储区域的利用率，降低业务数据存储的空间浪费率。
-
公开(公告)号：CN110568253A
公开(公告)日：2019-12-13
申请号：CN201910879373.3
申请日：2019-09-18
Applicant: 杭州晨晓科技股份有限公司
IPC: G01R19/25 , G01R19/165
Abstract: 本发明公开了一种基于FPGA的电压监测系统，所述系统包括：设置模块设置基准电压的采样周期数为N个；通过采样模块获取当前采样周期内的当前电压值；均值模块将所述当前采样周期前的N个采样周期所对应的N个电压值求平均，得到一实时基准电压值；运算模块将所述当前电压值与所述实时基准电压值进行差值运算，得到一差值电压；判断模块当所述差值电压在一预设的阈值范围内时，判定所述当前实时电压工作正常。通过本发明，不需要搭建额外的硬件外围电压监测电路，实现了对器件的电压实时监测。
-
公开(公告)号：CN109039519A
公开(公告)日：2018-12-18
申请号：CN201811063813.X
申请日：2018-09-12
Applicant: 杭州晨晓科技股份有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种时钟同步方法及同步系统，属于时钟同步技术领域。时钟同步方法，对线路上的输入时钟源进行时戳采样，并在线路上自振生成第一时钟源，对输入时钟源监测并判断其是否有效，若有效，则将得到的时戳采样存储至锁定时钟缓存后，将锁定时钟缓存中的时戳恢复成第二时钟源，而且基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存，若无效时，依据保持时钟缓存中的时戳恢复成第三时钟源，从而可以在没有第二时钟源的情况下，选择第三时钟源为输出时钟源，使得当前线路仍然能够具有有效的输出时钟源。本发明的时钟同步方法，通过冗余设计，提高了线路上时钟同步的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
