-
公开(公告)号：CN115630702A
公开(公告)日：2023-01-20
申请号：CN202211659834.4
申请日：2022-12-23
Applicant: 材料科学姑苏实验室
Abstract: 本发明实施例公开了一种多层超导量子芯片。所述多层超导量子芯片由多层堆叠的芯片构成；多层超导量子芯片沿XY方向包括多个比特单元，任意两个所述比特单元具有相同的外围尺寸；单元内部具有定义完整和清晰的组件布局；多层超导量子芯片的Z方向上，比特单元包括叠置的多个功能层，多个功能层包括逻辑层、控制层、读取层、过渡层、滤波层及端口层；各功能层分布于多个不同的芯片上，功能层之间通过通孔或者铟柱实现电连接，以及通过耦合结构实现电磁场的耦合连接。基于完整设计的比特单元和耦合单元模块，本发明实施例构建具有量子比特阵列的多层超导量子芯片，实现大规模超导量子电路的可扩展设计。
-
公开(公告)号：CN115589768A
公开(公告)日：2023-01-10
申请号：CN202211328143.6
申请日：2022-10-27
Applicant: 材料科学姑苏实验室
IPC: H10N60/01
Abstract: 本发明提供一种铝基超导电路中干法刻蚀的异常处理方法，包括以下步骤：(1)提供样品；(2)对样品进行加热，而后采用干法刻蚀的方式刻蚀开槽暴露的铝金属层，开槽暴露出介质层，然后立即使用去离子水或草酸清洗刻蚀后的样品，吹干；(3)采用干法刻蚀的方式刻蚀开槽暴露的介质层；(4)依次循环重复步骤(2)和步骤(3)，直至将开槽暴露的铝金属层和介质层均刻蚀掉，暴露出衬底；(5)去除残留的光刻胶层。采用本发明提供的异常处理方法，在铝基超导电路干法刻蚀过程中可以有效避免深槽刻蚀后的形貌异常及封堵的风险，且便于操作。
-
公开(公告)号：CN115496220A
公开(公告)日：2022-12-20
申请号：CN202211442493.5
申请日：2022-11-18
Applicant: 材料科学姑苏实验室
IPC: G06N10/40
Abstract: 本发明公开了一种量子比特芯片封装结构。该封装结构包括：上层读取控制芯片、下层读取控制芯片和中间量子比特芯片。中间量子比特芯片的上表面设置有第一金属层，下表面设置有第二金属层；上层读取控制芯片的两侧表面分别设置有第三金属层和第五金属层，第三金属层与第五金属层通过金属通孔互连；下层读取控制芯片的一侧表面设置有第四金属层；中间量子比特芯片包括第一部分量子比特和第二部分量子比特；第一部分量子比特的垂直投影与相邻的第二部分量子比特存在预设面积的交叠区域。本发明实施例的技术方案实现了量子比特芯片在三维方向的耦合，提高了量子比特芯片的集成度，增加了量子比特间的连接数，有效提升了量子芯片的算力。
-
公开(公告)号：CN115241365A
公开(公告)日：2022-10-25
申请号：CN202211161671.7
申请日：2022-09-23
Applicant: 材料科学姑苏实验室
Abstract: 本发明涉及一种超导量子比特芯片及其制备方法与量子计算机，所述超导量子比特芯片包括电容和超导干涉器，所述超导干涉器包括约瑟夫森结；所述约瑟夫森结与电容的电容电极相连接，连接处的电容电极包括电极主干以及至少一个电极支干。本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且降低了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
-
公开(公告)号：CN114447204B
公开(公告)日：2022-07-12
申请号：CN202210371353.7
申请日：2022-04-11
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供了一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途，在衬底上制备Ta（110）膜，光刻制备超导电路结构，掩膜光刻形成下电极Ta（110）层，下电极Ta（110）层表面制备Ta2O5氧化层作为中间层，掩膜光刻形成上电极Ta（110）层，制备得到所述的约瑟夫森结。本发明以Ta（110）超导薄膜作为约瑟夫森结的下电极和上电极，其表面的Ta2O5氧化层具有致密、稳定等特点，可采用食人鱼溶液进行钝化、优化，进一步去除光刻残胶，并保证超导电路结构及约瑟夫森结的稳定，具有工艺步骤简洁、稳定可控、集成度高等特点，可制备满足大晶圆尺寸范围内均一、稳定的约瑟夫森结，适用于不同面积的约瑟夫森结的调控。
-
Patent Agency Ranking
公开(公告)号：CN113921691B
公开(公告)日：2022-03-18
申请号：CN202111480542.X
申请日：2021-12-07
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供了一种约瑟夫森结、约瑟夫森结阵列、其制备方法和用途，所述约瑟夫森结的制备方法包括：选用A面蓝宝石作为衬底，基于小的晶格错配度，可制备出表面平整的准外延Ta（110）超导薄膜，作为约瑟夫森结下电极；进一步地，借助氧化或者沉积方法形成致密、稳定且可控的Ta2O5氧化层作为约瑟夫森结中间层；其上再沉积一层Ta超导层作为约瑟夫森结上电极；后兼容光刻和空气桥方案进行超导电路制备及结电极的导通，完成约瑟夫森结阵列制备。所涉及方案中采用化学钝化方式对超导电路及约瑟夫森结进行保护。本发明避免了复杂的悬胶和双倾角蒸镀等工艺步骤，具有工艺步骤简洁，成品率高、可规模化等特点。
-
公开(公告)号：CN113903657A
公开(公告)日：2022-01-07
申请号：CN202111136384.6
申请日：2021-09-27
Applicant: 材料科学姑苏实验室
IPC: H01L21/027 , H01L21/3205 , H01L23/544 , B82Y40/00
Abstract: 本发明实施例提供一种芯片的制作方法，该制作方法包括：提供一衬底；在所述衬底一侧形成一金属层；图形化所述金属层形成对准标记和大尺寸结构图形；在所述大尺寸结构图形远离所述衬底一侧形成抗蚀剂膜层，其中，所述抗蚀剂膜层覆盖所述大尺寸结构图形和裸露的所述衬底；对所述抗蚀剂膜层进行图案化形成通孔；在所述通孔内形成纳米结构图形；去除所述抗蚀剂膜层。本发明实施例提供的芯片的制作方法，能够简化制作步骤，提高制作效率，降低制作成本。
-
公开(公告)号：CN113555503B
公开(公告)日：2021-12-21
申请号：CN202111090075.X
申请日：2021-09-17
Applicant: 材料科学姑苏实验室
Abstract: 本发明公开了一种离子阱芯片的制备方法、离子阱芯片和量子计算机，制备方法包括：提供衬底；在衬底的一侧形成包括多层导电层和多层介质层的层叠结构；刻蚀层叠结构形成至少两个第一开口，于第一开口中形成牺牲层；于层叠结构远离衬底的一侧形成第一光刻胶层并进行图案化；图案化后的第一光刻胶层包括第二开口，第二开口暴露位于相邻两个第一开口之间待刻蚀的层叠结构；刻蚀位于相邻两个第一开口之间待刻蚀的层叠结构，形成第三开口；沿垂直于衬底的方向，第一开口的深度大于第三开口的深度；去除牺牲层以形成囚禁离子的离子阱区，使得层叠结构中不同尺寸孔对位精确，保证了芯片电磁场的分布以及囚禁离子的势阱，提高了芯片的工作性能。
-
公开(公告)号：CN115274999B
公开(公告)日：2023-02-07
申请号：CN202211197865.2
申请日：2022-09-29
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供了一种约瑟夫森结及其制备方法和应用。所述制备方法包括以下步骤：（1）在衬底表面制备得到第一层钽层，对第一层钽层进行光刻，得到侧壁倾斜的下电极层；（2）在下电极层表面制备得到氧化钽层；（3）在氧化钽层表面制备第二层钽层，对第二层钽层进行光刻，得到上电极层，上电极层和下电极层交叠区域为所述约瑟夫森结。本发明提供的制备方法，通过优化光刻工艺步骤，解决了非阴影方式制备约瑟夫森结时下电极和上电极搭线断裂以及下电极侧壁残留导致的寄生结问题，避免了器件失效，大幅度提高成品率，保证器件性能。
-
公开(公告)号：CN115621261A
公开(公告)日：2023-01-17
申请号：CN202211382386.8
申请日：2022-11-07
Applicant: 材料科学姑苏实验室
IPC: H01L23/64
Abstract: 本发明公开了一种具有低物理结构敏感性的电容器件及电路结构，电容器件包括：基底，以及设置于所述基底上的第一电极和第二电极，所述基底上还设置有接地电极；所述第一电极和所述第二电极相对设置，且所述接地电极位于所述第一电极和所述第二电极之间；所述接地电极与所述第一电极和所述第二电极均相互绝缘，且所述接地电极接地。本发明可降低电容对器件物理结构的敏感性，实现超导电路电容器件的精准可控设计。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.032 seconds)
