公开(公告)号：CN113535499B

公开(公告)日：2023-10-27

申请号：CN202110829386.7

申请日：2021-07-22

Applicant: 无锡江南计算技术研究所

Inventor： 马亚楠 ,  邱诗凯 ,  过锋 ,  刘佳季 ,  宋甲秀

IPC: G06F11/263 ,  G06F11/26 ,  G06F11/22

Abstract: 本发明公开了一种支持多核心共享访问的多类型并存访存流验证方法，该方法包括获取待测访存部件对应存储系统的系统信息，基于系统信息构建待测访存部件对应的验证系统，验证系统包括若干虚拟模型；当检测到多源核心请求指令时，确定发出多源核心请求指令的各测试激励；分别确定各测试激励对应的各虚拟模型，基于各虚拟模型并行处理多源核心请求指令，得到各虚拟响应结果。本发明短时间内实现各虚拟模型的请求发送、解析、响应处理等功能，最终通过比较真实和虚拟响应来判断待测访存部件处理、解析和转发的正确性，通过此验证方法和系统更易发现错误和错误定位，保证了待测访存部件的正确性，流片无错误。

公开(公告)号：CN113361220A

公开(公告)日：2021-09-07

申请号：CN202110692450.1

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 谢军 ,  刘佳季 ,  李峰 ,  菅陆田 ,  马亚楠

IPC: G06F30/33

Abstract: 本发明公开了一种对集成电路设计自动裁剪的验证环境构建方法及装置，该方法包括提取集成电路中被裁剪模块的顶层文件，分析顶层文件，得到顶层数据信息；基于顶层数据信息，确定被裁剪模块在对应的空顶层模块的处理方式；对顶层文件进行全文检索，基于各处理方式对检索到的匹配内容进行剪裁后输出至空顶层模块中，生成空顶层文件；构建验证环境，将空顶层文件加入至编译列表，并在被裁剪模块的实例化处基于空顶层模块进行模块名替换，完成裁剪。本发明实现了通过对设计进行自动裁剪的方式将包含众多重复或不同模块的芯片裁剪成各种形态的全新验证环境，一定程度上增加验证覆盖面。

公开(公告)号：CN113342669B

公开(公告)日：2022-12-30

申请号：CN202110692255.9

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  朱巍 ,  赵晓东 ,  谢军 ,  马亚楠

IPC: G06F11/36

Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。

公开(公告)号：CN115357195A

公开(公告)日：2022-11-18

申请号：CN202211059381.1

申请日：2022-08-31

Applicant: 无锡江南计算技术研究所

Inventor： 陈芳园 ,  李宏亮 ,  赵冠一 ,  马亚楠 ,  过锋 ,  吕晖

IPC: G06F3/06

Abstract: 本发明提供一种支持分区并发访问的软硬件协同存储器组织方法及装置方法及装置，属于存储器设计技术领域。该方法包括如下步骤：S1：将存储器基于预设区分方式从逻辑上划分为地址连续的多个可独立访问的存储体；S2：获取来自多个计算单元/请求源发送的多个请求信息，基于请求信息和逻辑划分模式匹配对应的存储体，将每个请求信息分别发送至对应的存储体；S3：接收对应的计算单元/请求源的请求信息，基于请求信息和逻辑划分模式获取该计算单元/请求源相匹配的存储体，将该存储体的访存请求数据发送至对应的计算单元/请求源。本发明只需配备开销较小的存储访问模块和数据选择模块即可实现高并行度的访问处理，设计复杂度低，实现开销小。

公开(公告)号：CN113342669A

公开(公告)日：2021-09-03

申请号：CN202110692255.9

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  朱巍 ,  赵晓东 ,  谢军 ,  马亚楠

IPC: G06F11/36

Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。

公开(公告)号：CN113535499A

公开(公告)日：2021-10-22

申请号：CN202110829386.7

申请日：2021-07-22

Applicant: 无锡江南计算技术研究所

Inventor： 马亚楠 ,  邱诗凯 ,  过锋 ,  刘佳季 ,  宋甲秀

IPC: G06F11/263 ,  G06F11/26 ,  G06F11/22

Abstract: 本发明公开了一种支持多核心共享访问的多类型并存访存流验证方法，该方法包括获取待测访存部件对应存储系统的系统信息，基于系统信息构建待测访存部件对应的验证系统，验证系统包括若干虚拟模型；当检测到多源核心请求指令时，确定发出多源核心请求指令的各测试激励；分别确定各测试激励对应的各虚拟模型，基于各虚拟模型并行处理多源核心请求指令，得到各虚拟响应结果。本发明短时间内实现各虚拟模型的请求发送、解析、响应处理等功能，最终通过比较真实和虚拟响应来判断待测访存部件处理、解析和转发的正确性，通过此验证方法和系统更易发现错误和错误定位，保证了待测访存部件的正确性，流片无错误。