-
公开(公告)号：CN119584574A
公开(公告)日：2025-03-07
申请号：CN202411854926.7
申请日：2024-12-17
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种集成SBD的SiC MOSFET器件及制备方法，涉及半导体技术领域。在SiC MOSFET芯片内部设置了SBD结构与自带的体二极管并联，内嵌的SBD二极管利用沟槽结构增加了垂直方向上N+区与金属接触的面积，同时N+区的掺杂浓度远大于N‑漂移层，这样重掺杂的N+区也可以降低内嵌的SBD二极管导通压降，大大提升了SiC MOSFET器件的续流能力，减小了功率损耗。在阻断状态下，深注入的PP区有利于屏蔽内嵌的SBD区域和栅沟槽底部的高电场，可提高器件的可靠性。
-
公开(公告)号：CN119421439A
公开(公告)日：2025-02-11
申请号：CN202411544383.9
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种具备沟槽栅氧保护结的SiC器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面依次形成SiC Drift层、P‑body区和NP区；S200，在NP区的顶面向下刻蚀形成第一沟槽；S300，在第一沟槽的底面通过向下刻蚀形成第二沟槽；S400，在第二沟槽的底面通过Al离子注入形成P‑shield区；S500，在第一沟槽和第二沟槽的侧壁通过高温干氧氧化形成栅氧化层；S600，在栅氧化层的表面通过多晶硅沉积方式形成Poly层；S700，在NP区、栅氧化层和Poly层以及P‑shield区的顶面通过氧化物沉积方式形成隔离介质层；本发明在P‑shield区顶面制备欧姆接触连接源电极，实现了P‑shield区接地处理，进一步提高其保护能力。
-
公开(公告)号：CN118610262B
公开(公告)日：2025-02-11
申请号：CN202410944070.6
申请日：2024-07-15
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种SiC UMOSFET器件及其制备方法，涉及半导体技术领域。通过在SiC UMOSFET器件中形成第一沟槽区和第二沟槽区，通过在第一沟槽区底部形成P+Shield区，对第一沟槽区和第二沟槽区底部的栅氧同时进行保护，同时在第一沟槽区和第二沟槽区两边均形成沟道区，从而增加了芯片的沟道区数量，提高了器件通流能力。并且本发明在第一沟槽区底部形成体二极管，使底部的P+Sheild区接地，更进一步提高了其保护能力，而由于体二极管从原本的漂移层上方转移到了内部，因此也降低了体二极管续流过程中的电阻，降低了续流损耗。
-
公开(公告)号：CN119050151A
公开(公告)日：2024-11-29
申请号：CN202411176640.8
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种集成SBD的单边沟槽SiC MOS器件及制备方法，涉及半导体技术领域。沟槽栅SiC MOSFET器件中，通过在沟槽一侧形成P+区实现了单边沟槽结构；器件使用时，P+区与SiC Drift层形成的空间耗尽层屏蔽电场，保护栅氧化层，避免栅氧化层的提早失效，并且在沟槽另一侧形成N+区，降低了器件内阻，同时在顶面制备肖特基接触，使器件内部集成了SBD体二极管，从而减小了器件的续流损耗。
-
公开(公告)号：CN119049974A
公开(公告)日：2024-11-29
申请号：CN202411176609.4
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/45 , H01L29/78
Abstract: 一种新型栅极结构的SiC场效应晶体管器件及制备方法，涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层上形成SiC Epi层；S200，在NP区侧部形成PP区；S300，在SiC Epi层中部注入形成P‑shield区；S400，在P‑shield区和N+区的顶面形成一层栅极欧姆接触合金层；S500，淀积形成Poly层，作为器件的栅极电压路径；S600，制备隔离器件栅电极和源电极的隔离介质层，作为隔离器件栅电极和源电极的介质；S700，依次制备源极欧姆接触合金层、源极金属层、漏极欧姆接触合金层和漏极金属层。本发明实现了对SiC MOSFET器件栅氧化层良好的保护效果，提高了器件的栅氧化层可靠性。
-
Patent Agency Ranking
公开(公告)号：CN119028823A
公开(公告)日：2024-11-26
申请号：CN202411384451.X
申请日：2024-09-30
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种坚固短路特性的SiC晶体管及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面通过外延沉积形成SiC Drift层，并SiC Drift层内注入形成一层P区；S200，在SiC Drift层的顶面外延沉积形成N区，并在N区内依次形成Pwell区和NP区，通过高温离子退火使注入区激活形成；S300，在NP区的顶面向下刻蚀形成沟槽；S400，在沟槽内形成栅氧化层；S500，在沟槽内部通过多晶硅沉积方式形成Poly层；S600，在栅氧化层和Poly层顶面形成隔离介质层；S700，在NP区的顶面通过Ni金属溅射后快速热退火形成正面欧姆接触合金层；S800，在器件最上方通过Ti和AlCu金属溅射形成正面电极金属层。本发明避免沟道底部拐角栅氧化层的提前击穿失效，提高了器件的使用可靠性。
-
公开(公告)号：CN118824858A
公开(公告)日：2024-10-22
申请号：CN202410990511.6
申请日：2024-07-23
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种新型多级沟道SiC MOSFET元胞结构与制造方法。涉及功率半导体器件技术领域。包括以下步骤：步骤1，提供N+型SiC衬底，并在N+型SiC衬底上生长N‑型SiC外延层；步骤2，在N‑型SiC外延层上通过主沟槽高浓度P+型离子注入，形成主沟槽Pplus屏蔽层；步骤3，在N‑型SiC外延层上通过主沟槽P型离子注入，形成主沟槽Pwell阱区；步骤4，在N‑型SiC外延层上通过主沟槽高浓度N+型离子注入，形成主沟槽Nplus区；步骤5，在N‑型SiC外延层上通过次沟槽高浓度P+型离子注入，形成次沟槽Pplus屏蔽层；步骤6，在N‑型SiC外延层上通过次沟槽P型离子注入，形成次沟槽Pwell阱区；本发明方法制作工艺简单，效果显著，不仅适用于新型SiC MOSFET功率器件的制造，同样适用于Si，GaN基等半导体器件的制造。
-
公开(公告)号：CN118800660A
公开(公告)日：2024-10-18
申请号：CN202410864005.2
申请日：2024-06-30
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种具备更高通流能力的SiC VDMOSFET及制备方法，涉及半导体技术领域。本发明在SiC VDMOSFET器件中通过将常规条形状的沟道区设计布局成连续的凸台状，从而使器件内部的沟道区面积增加60%‑70%，使SiC VDMOSFET器件的通流能力相较于常规条形沟道区提高1.6倍‑1.7倍，这不仅提高了器件的功率密度，同时也降低了器件成本。
-
公开(公告)号：CN118553791A
公开(公告)日：2024-08-27
申请号：CN202410833649.5
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种集成异质结二极管的SiC UMOSFET及制备方法，涉及半导体技术领域。通过用P型多晶硅与SiC漂移层之间形成异质结二极管，将两者之间的导通电阻做小。在SiC UMOSFET器件续流过程中由于导通电阻更小，异质结二极管将先行导通，不仅降低了SiC UMOSFET器件的续流损耗，并且也可以避免SiCUMOSFET由于PN结体二极管续流而发生的双极退化效应发生，避免器件性能恶化。
-
公开(公告)号：CN118553790A
公开(公告)日：2024-08-27
申请号：CN202410833630.0
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种调节栅源寄生电容的SiC MOSFET器件及制备方法，涉及半导体技术领域。在SiC MOSFET器件中，通过将器件中隔离栅极和源级的氧化物介质层采用独特的布局，在不影响器件性能和正常使用的前提下加厚了氧化物介质层厚度，降低栅极与源级之间的寄生电容，改善了SiC MOSFET器件的开关特性。
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.076 seconds)
