公开(公告)号：CN1306587C

公开(公告)日：2007-03-21

申请号：CN200410058732.2

申请日：2004-07-28

Applicant: 富士通株式会社

Inventor： 井上健刚 ,  大田裕之

IPC: H01L21/76 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76232 ,  H01L21/31053 ,  H01L21/31111 ,  H01L21/823878 ,  H01L29/7833

Abstract: 一种半导体器件的制造方法，包括步骤：(a)在半导体衬底的表面上形成用于化学机械抛光的停止层；(b)在停止层和半导体衬底中形成元件隔离沟槽；(c)淀积氮化物膜，覆盖沟槽的内表面；(d)通过高密度等离子体CVD淀积第一氧化物膜，该第一氧化物膜至少埋置淀积有氮化物膜的沟槽下部；(e)用稀释的氢氟酸清洗在沟槽侧壁上的第一氧化物膜并且有控制地蚀刻部分露出的所述氮化物膜，以留下具有受控厚度的薄化氮化物膜；(f)清洗之后通过高密度等离子体CVD淀积第二氧化物膜，该第二氧化物膜埋置沟槽；和(g)通过化学机械抛光去除在停止层上的氧化物膜。

公开(公告)号：CN1881586A

公开(公告)日：2006-12-20

申请号：CN200510103956.5

申请日：2005-09-16

Applicant: 富士通株式会社

Inventor： 森年史 ,  大越克明 ,  渡边崇史 ,  大田裕之

IPC: H01L27/04 ,  H01L21/76

CPC classification number: H01L21/76224 ,  H01L21/76229 ,  H01L21/823481 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

Abstract: 本发明提供一种半导体器件，其具有形成于硅衬底上用以限定器件区的STI结构的器件隔离区，其中该器件隔离区包含形成于该硅衬底中的器件隔离槽，以及填充该器件隔离槽的器件隔离绝缘膜。至少该器件隔离绝缘膜的表面部分由抗HF膜形成。

公开(公告)号：CN1497708A

公开(公告)日：2004-05-19

申请号：CN03158756.9

申请日：2003-09-22

Applicant: 富士通株式会社

Inventor： 大田裕之

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/28 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/665 ,  H01L21/26586 ,  H01L21/28052 ,  H01L21/28114 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/823878 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种半导体器件制造方法包括以下步骤：(a)形成横穿有源区的一个相应的栅极，并在栅极两侧的有源区中形成源/漏的延伸区；(b)淀积具有不同刻蚀特性的第一和第二绝缘膜，并且，各向异性刻蚀第一和第二绝缘膜，以便在栅极的侧壁上形成侧壁间隔层；(c)选择刻蚀所述第一绝缘膜，以便形成缩回部分；(d)注入离子以在硅衬底中形成源/漏区；和(e)淀积能硅化的金属，并进行硅化反应和还在缩回部分下面形成硅化物区。

公开(公告)号：CN1208823C

公开(公告)日：2005-06-29

申请号：CN02152500.5

申请日：2002-12-05

Applicant: 富士通株式会社

Inventor： 大田裕之 ,  入山靖德

IPC: H01L21/76 ,  H01L21/314

CPC classification number: H01L21/823481 ,  H01L21/76224

Abstract: 一种半导体器件包括：一块带有半导体元件的硅基片；一个形成于硅基片中的隔离沟，用于将硅基片中有源区域进行隔离，隔离沟具有一个梯形截面形状，具有随着离硅基片表面的深度加深而逐渐变窄的宽度；一层形成于沟表面上、由厚度为1至5nm的氧化硅薄膜或氮氧化硅薄膜组成的第一衬垫绝缘薄膜；一层形成于第一衬垫绝缘薄膜上、由厚度为2至8nm的氮化硅薄膜组成的第二衬垫绝缘薄膜；及一个用于把由第二衬垫绝缘薄膜所形成的沟进行填充的隔离区域。

公开(公告)号：CN1905209A

公开(公告)日：2007-01-31

申请号：CN200610009213.6

申请日：2006-02-14

Applicant: 富士通株式会社

Inventor： 大田裕之

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7843 ,  H01L21/823412 ,  H01L21/823443 ,  H01L21/823456 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种半导体器件，包括：n沟道MISFET，其包括在半导体衬底10中形成的源/漏区38，在源/漏区38之间具有沟道区；以及在沟道区上由金属硅化物形成的栅极44，在栅级44与沟道区之间具有栅绝缘膜12；以及绝缘膜46，其从栅极44的侧壁至栅极44的上表面形成在栅极44上，具有从1.0到2.0GPa的张应力并将张应力施加到沟道区。

公开(公告)号：CN1805144A

公开(公告)日：2006-07-19

申请号：CN200510077942.0

申请日：2005-06-15

Applicant: 富士通株式会社

Inventor： 畑田明良 ,  片上朗 ,  田村直义 ,  岛宗洋介 ,  岛昌司 ,  大田裕之

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

CPC classification number: H01L29/6656 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  Y10S438/933

Abstract: 一种半导体集成电路器件包括：n沟道MOS晶体管，形成在硅衬底的第一器件区上；及p沟道MOS晶体管，形成在硅衬底的第二器件区上，其中n沟道MOS晶体管包括第一栅电极，该第一栅电极承载形成在其各个侧壁表面上的一对第一侧壁绝缘膜，p沟道MOS晶体管包括第二栅电极，该第二栅电极承载形成在其各个侧壁表面上的一对第二侧壁绝缘膜；第一和第二SiGe混合晶体区，外延形成在第二器件区中，以使其填充形成在第二侧壁绝缘膜各个外侧处的第一和第二沟槽，从而被包含在p沟道MOS晶体管的源极扩散区和漏极扩散区中，在第一器件区中n型源极扩散区和漏极扩散区之间的距离大于在第二器件区中p型源极扩散区和漏极扩散区之间的距离。

公开(公告)号：CN1770407A

公开(公告)日：2006-05-10

申请号：CN200510059060.1

申请日：2005-03-21

Applicant: 富士通株式会社

Inventor： 大田裕之

IPC: H01L21/335 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823878 ,  H01L21/823418 ,  H01L21/823468 ,  H01L21/823481 ,  H01L21/823814 ,  H01L21/823864

Abstract: 本发明涉及一种半导体器件，包括：栅电极(50)，形成于硅衬底32上，其间形成有栅极绝缘膜(48)；源/漏极扩散层(66n、66p)，形成于栅电极(50)两侧的硅衬底(32)中；裙状绝缘膜(58)，形成于栅电极(50)侧壁的下部分上和栅极绝缘膜(48)的侧端上；以及侧壁绝缘膜(60)，形成于栅电极50侧壁未被裙状绝缘膜(58)覆盖的露出部分和裙状绝缘膜(58)的侧表面上。

公开(公告)号：CN1976033A

公开(公告)日：2007-06-06

申请号：CN200610074465.7

申请日：2006-04-21

Applicant: 富士通株式会社

Inventor： 大田裕之 ,  畑田明良 ,  岛宗洋介 ,  片上朗 ,  田村直义

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7834 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

Abstract: 一种半导体器件及其制造方法，其中形成有覆盖第一场效应晶体管和第二场效应晶体管的应力膜(4)，其具有多个开口，由这些开口部分地暴露该第一场效应晶体管和该第二场效应晶体管的各自起始区和终止区，该应力膜至少向从该第一场效应晶体管和该第二场效应晶体管的各自起始区附近延伸至终止区附近的区域施加应力，并将第一栅极(3A)沿基本垂直于第一绝缘层方向的高度设定为不同于第二栅极(3B)沿基本垂直于第二绝缘层方向的高度。

公开(公告)号：CN1885556A

公开(公告)日：2006-12-27

申请号：CN200510108860.8

申请日：2005-10-09

Applicant: 富士通株式会社

Inventor： 岛宗洋介 ,  大田裕之 ,  畑田明良 ,  片上朗 ,  田村直义

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/165 ,  H01L29/045 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明公开一种半导体器件及其制造方法，其能够抑制短沟道效应，并且提高载流子迁移率。在该方法中，对应于源极区和漏极区在硅衬底中形成沟槽。当外延生长p型半导体混合晶体层以填充沟槽时，沟槽的表面被小平面划界，并且在第二侧壁绝缘膜的底面与硅衬底的表面之间形成半导体混合晶体层的延伸部，并且所述延伸部与源极延伸区和漏极延伸区接触。

公开(公告)号：CN1783437A

公开(公告)日：2006-06-07

申请号：CN200510065239.8

申请日：2005-04-14

Applicant: 富士通株式会社

Inventor： 大田裕之 ,  大越克明 ,  森年史

IPC: H01L21/31 ,  H01L21/336 ,  H01L21/82 ,  H01L21/8234 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L21/02115 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/28518 ,  H01L21/3145 ,  H01L21/76837 ,  H01L21/76895 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开一种制造半导体器件的方法，该半导体器件设置有侧壁层，该侧壁层具有高质量和非常好的形状。使用含碳氮氧化硅膜形成栅极电极侧壁上的侧壁层。这种膜可以使用BTBAS和氧气作为原材料通过CVD法来形成，其中适当设定BTBAS流速/氧气流速之比，且设定较低的膜形成温度，例如约530℃。当使用这种膜形成侧壁层时，由于氮原子和碳原子的作用，可以实现HF抗蚀性的改善和边缘电容的减少。此外，当在低温条件下形成这种膜时，可以抑制引入半导体衬底中的杂质不必要的扩散。因此，可加强和稳定晶体管特性，从而可实现半导体器件的高性能和高质量。