-
公开(公告)号：CN115101520B
公开(公告)日：2025-05-27
申请号：CN202210522548.7
申请日：2022-05-13
Applicant: 南京邮电大学
Abstract: 本发明公开了一种具有寄生SCR的双Fin ESD防护器件，包括一个单Fin PNP晶体管、一个单Fin NPN晶体管、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区、第六场氧隔离区、第一阳极金属电极、第二阳极金属电极、第一阴极金属电极、第二阴极金属电极。第一阳极金属电极设置于第一N型重掺杂区上方，第二阳极金属电极设置于第一P型重掺杂区上方，第一阴极金属电极设置于第二N型重掺杂区上方，第二阴极金属电极设置于第二P型重掺杂区上方。单Fin PNP晶体管和单Fin NPN晶体管沿Y轴方向上并排放置，组合成寄生SCR结构。本发明可有效提高小尺寸器件的鲁棒性，确保器件能够在ESD来临时迅速高效开启。
-
公开(公告)号：CN109244068B
公开(公告)日：2020-11-03
申请号：CN201810992989.7
申请日：2018-08-29
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明揭示了一种LIGBT型高压ESD保护器件，包括堆叠设置的衬底层及埋氧层，埋氧层上方覆盖有漂移层，漂移层的上端设有漏极阱与源极阱，漂移层的上端面覆盖设置有多晶硅栅极，漂移层的上端形成有掺杂区，掺杂区位于漏极阱与源极阱之间，漏极阱的上端形成有漏极重掺杂区，源极阱的上端分别形成有第一源极重掺杂区、第二源极重掺杂区以及第三源极重掺杂区，漂移层的上端面还覆盖有多个用于不同掺杂区域间隔离的场氧隔离区；漏极重掺杂区与漏极外接导线相连，掺杂区与第三源极重掺杂区导线相连，多晶硅栅极、第一源极重掺杂区以及第二源极重掺杂区导线相连接地。本发明能够显著降低器件的触发电压、提高维持电压，满足器件的ESD防护要求。
-
公开(公告)号：CN111769158A
公开(公告)日：2020-10-13
申请号：CN202010439394.6
申请日：2020-05-21
Applicant: 南京邮电大学
IPC: H01L29/10 , H01L29/06 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种具低反向恢复电荷的双沟道超结VDMOS器件及制造方法，分别在栅电极区和JFET区上方建立源电极，JFET上方依次新建立N-pillar区、P-body区和N+源区，使得器件的栅电极被分成多区域，新加入的区、源极和栅极将整个栅极分离，形成了一个分离栅极，增加了一个源电极。本发明在保持超结VDMOS击穿电压和开态电流处理能力的同时，降低了体内寄生二极管的储存电荷，提高了器件的反向恢复特性。
-
公开(公告)号：CN107910325B
公开(公告)日：2020-07-24
申请号：CN201710975122.6
申请日：2017-10-19
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，新SCR‑LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR‑LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR‑LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。
-
公开(公告)号：CN109861547A
公开(公告)日：2019-06-07
申请号：CN201910193443.X
申请日：2019-03-14
Applicant: 南京邮电大学
IPC: H02M3/335
Abstract: 本发明公开了一种四路输出的反激式开关电源，包括输入整流电路，启动电路，变压拓扑，开关管，PWM控制电路，输出整流电路，采样反馈电路；所述输入整流电路与启动电路和变压拓扑相连，所述开关管与变压拓扑相连，所述变压拓扑与PWM控制电路和输出整流电路相连，所述输出整流电路与采样反馈电路，所述采样反馈电路与PWM控制电路相连。所述本发明通过在变压拓扑每个次级线圈都连接一路输出电路，为不同设备提供不同的供电电压。同时，采用部分输出回路加权反馈与后级调节相结合的方式，增加输出电压的精度。还改进输出整流部分电路，以确保能够支撑大负载的正常工作。同时还具备在宽电压输入条件下工作的能力，适应能力强。
-
Patent Agency Ranking
公开(公告)号：CN109244068A
公开(公告)日：2019-01-18
申请号：CN201810992989.7
申请日：2018-08-29
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明揭示了一种LIGBT型高压ESD保护器件，包括堆叠设置的衬底层及埋氧层，埋氧层上方覆盖有漂移层，漂移层的上端设有漏极阱与源极阱，漂移层的上端面覆盖设置有多晶硅栅极，漂移层的上端形成有掺杂区，掺杂区位于漏极阱与源极阱之间，漏极阱的上端形成有漏极重掺杂区，源极阱的上端分别形成有第一源极重掺杂区、第二源极重掺杂区以及第三源极重掺杂区，漂移层的上端面还覆盖有多个用于不同掺杂区域间隔离的场氧隔离区；漏极重掺杂区与漏极外接导线相连，掺杂区与第三源极重掺杂区导线相连，多晶硅栅极、第一源极重掺杂区以及第二源极重掺杂区导线相连接地。本发明能够显著降低器件的触发电压、提高维持电压，满足器件的ESD防护要求。
-
公开(公告)号：CN108493186A
公开(公告)日：2018-09-04
申请号：CN201810169525.6
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种PMOS触发并箝拉内部电压的SCR型ESD防护器件，针对SCR结构，在N阱中添加PMOS结构，并将PMOS漏端与P阱相连接，在正向ESD脉冲下，PMOS较反向PN结更早击穿，并通过漏端P+将电流传递到P阱，抬高P阱电位，使寄生NPN管更快开启，降低器件触发电压；另外器件内部增加了可以箝拉内部电压的新寄生晶体管，抑制正反馈机制，使器件的维持电压得到提高。
-
公开(公告)号：CN106887466A
公开(公告)日：2017-06-23
申请号：CN201710019345.5
申请日：2017-01-11
Applicant: 南京邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7825 , H01L29/0611 , H01L29/4236 , H01L29/66568
Abstract: 本发明公开了一种二维类超结LDMOS器件及其制备方法，该器件一方面采用槽型栅代替常规平面栅，同时将漏极重掺杂区延伸至与漂移区同等深度，使得漂移区超结中P柱与N柱分别接低电位与高电位，PN结在反向电场下更易耗尽；另一方面还将变掺杂思想引入新结构，将漂移区中的P柱区进行阶梯掺杂，掺杂浓度由源极至漏极逐渐降低。本发明的新型阶梯掺杂P柱区的二维类超结LDMOS结构可以消除衬底辅助耗尽效应，平衡漂移区电荷，提高器件击穿电压的同时保持了较好的导通特性；并且，工艺简单，易于制造，可进一步降低生产成本。
-
公开(公告)号：CN104934466A
公开(公告)日：2015-09-23
申请号：CN201510292293.X
申请日：2015-06-01
Applicant: 南京邮电大学
IPC: H01L29/08 , H01L29/739 , H01L21/331
CPC classification number: H01L29/7394 , H01L29/0834 , H01L29/66325
Abstract: 本发明涉及一种阳极抬高的LIGBT器件及制造方法，属于电子技术领域。该LIGBT器件将常规短路LIGBT的阳极区的N+抬高，并且将阳极N+和阳极P+之间用介质隔离。这种新型的阳极N+抬高的结构一方面在保证器件较少的关断时间的基础上，在导通时可以消除器件的负阻效应，提高器件的性能和稳定性；另外一方面也可以减小器件的横向尺寸面积。
-
公开(公告)号：CN108493186B
公开(公告)日：2020-08-04
申请号：CN201810169525.6
申请日：2018-02-28
Applicant: 南京邮电大学
IPC: H01L27/02
Abstract: 本发明涉及一种PMOS触发并箝拉内部电压的SCR型ESD防护器件，针对SCR结构，在N阱中添加PMOS结构，并将PMOS漏端与P阱相连接，在正向ESD脉冲下，PMOS较反向PN结更早击穿，并通过漏端P+将电流传递到P阱，抬高P阱电位，使寄生NPN管更快开启，降低器件触发电压；另外器件内部增加了可以箝拉内部电压的新寄生晶体管，抑制正反馈机制，使器件的维持电压得到提高。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.022 seconds)
