-
公开(公告)号：CN113934563B
公开(公告)日：2025-05-02
申请号：CN202111092931.5
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种支持异构多处理器架构的程序配置方法，包括如下步骤：在NOR‑flash存储器中，存储两份CPU的程序，存储两份DSP的程序，均为同构备份；在EEPROM存储器中，存储一份CPU的程序，存储一份DSP的程序；与NOR‑flash中的存储程序异构容错；程序管理的配置参数存储在EEPROM中，采取按位三模冗余存储结构；CPU作为主控处理器，DSP作为协处理器，由CPU进行程序的统一管理。CPU根据配置参数要求对CPU、DSP的程序进行加载，启动多处理器运行；当配置参数在轨修改后，CPU对CPU和DSP进行复位控制，停止原程序运行，并按新的配置参数要求进行程序加载，重新启动多处理器运行，完成程序的在轨更新运行。
-
公开(公告)号：CN114119339B
公开(公告)日：2024-11-08
申请号：CN202111164641.7
申请日：2021-09-30
Applicant: 北京控制工程研究所
IPC: G06T1/20 , G06T1/60 , G06F8/54 , G06F11/07 , G06T17/05 , G06T7/593 , G06T7/33 , G06T5/80 , G06F9/38
Abstract: 本发明涉及一种火星车受限环境下轻量化的混合异构图像处理系统，该系统包括：主处理器，向图像采集设备发出采集命令，之后，向协处理器和FPGA同时发送图像处理任务启动命令；FPGA，收到图像处理任务启动命令之后，对二维图像数据帧进行预处理，对预处理之后的同一场景下多个二维图像数据帧进行三维恢复，得到三维图像数据，将三维图像数据存储至缓冲区中，并置位图像处理标志；协处理器，在收到主处理器启动图像处理启动命令后，周期性查询FPGA的图像处理标志，当查询到图像处理标志置位后，读取FPGA缓存区的三维图像数据，对三维图像数据依次进行DEM坐标转换、DEM滤波处理，生成火星表面地形地图。本发明使图像处理耗时缩短一个数量级。
-
Patent Agency Ranking
公开(公告)号：CN114119339A
公开(公告)日：2022-03-01
申请号：CN202111164641.7
申请日：2021-09-30
Applicant: 北京控制工程研究所
IPC: G06T1/20 , G06T1/60 , G06F8/54 , G06F11/07 , G06T17/05 , G06T7/593 , G06T7/30 , G06T5/00 , G06F9/38
Abstract: 本发明涉及一种火星车受限环境下轻量化的混合异构图像处理系统，该系统包括：主处理器，向图像采集设备发出采集命令，之后，向协处理器和FPGA同时发送图像处理任务启动命令；FPGA，收到图像处理任务启动命令之后，对二维图像数据帧进行预处理，对预处理之后的同一场景下多个二维图像数据帧进行三维恢复，得到三维图像数据，将三维图像数据存储至缓冲区中，并置位图像处理标志；协处理器，在收到主处理器启动图像处理启动命令后，周期性查询FPGA的图像处理标志，当查询到图像处理标志置位后，读取FPGA缓存区的三维图像数据，对三维图像数据依次进行DEM坐标转换、DEM滤波处理，生成火星表面地形地图。本发明使图像处理耗时缩短一个数量级。
-
公开(公告)号：CN113934457A
公开(公告)日：2022-01-14
申请号：CN202111094502.1
申请日：2021-09-17
Applicant: 北京控制工程研究所
IPC: G06F9/38 , G06F12/0884
Abstract: 一种基于单核DSP的并行计算优化方法，包括如下步骤：将待运行的程序分为关键复杂程序和非关键复杂程序，其中关键复杂程序固定运行在DSP的内部缓存中，非关键复杂程序运行在外部配置的RAM存储器中；对待运行程序中的循环语句，使循环计数器采用递减，且循环体内不进行循环嵌套；每个循环体用到的硬件资源不超过处理器中的运算单元个数和寄存器个数，使得每个循环体中的语句能够同时在多个运算单元中并行执行；采用单指令多数据指令对进行相同计算处理的数据进行汇编编程，提高数据处理的并行度。
-
公开(公告)号：CN113934457B
公开(公告)日：2024-12-24
申请号：CN202111094502.1
申请日：2021-09-17
Applicant: 北京控制工程研究所
IPC: G06F9/38 , G06F12/0884
Abstract: 一种基于单核DSP的并行计算优化方法，包括如下步骤：将待运行的程序分为关键复杂程序和非关键复杂程序，其中关键复杂程序固定运行在DSP的内部缓存中，非关键复杂程序运行在外部配置的RAM存储器中；对待运行程序中的循环语句，使循环计数器采用递减，且循环体内不进行循环嵌套；每个循环体用到的硬件资源不超过处理器中的运算单元个数和寄存器个数，使得每个循环体中的语句能够同时在多个运算单元中并行执行；采用单指令多数据指令对进行相同计算处理的数据进行汇编编程，提高数据处理的并行度。
-
公开(公告)号：CN117590124A
公开(公告)日：2024-02-23
申请号：CN202311574845.7
申请日：2023-11-23
Applicant: 北京控制工程研究所
Abstract: 本发明涉及自动测试技术领域，特别涉及一种电子产品自动测试仪、测试系统和测试方法。测试仪包括：控制板、4个切换板、底板、控制总线和被测信号总线；控制板用于将上位机控制信号转换为继电器控制信号和地线选通信号，并通过控制总线将继电器控制信号和地线选通信号传递给每一个切换板；底板用于将被测件输出的多路被测信号通过被测信号总线发送给每一个切换板；每一个切换板用于基于继电器控制信号和地线选通信号，从多路被测信号中选择1路输出至外部的示波器。本方案利用每一个切换板根据上位机的控制信号自动抓取各路被测信号，来提高使用示波器逐个抓取信号的自动化程度；示波器每一个表笔分别连接一个切换板，可以保证示波器不会短路。
-
公开(公告)号：CN113934563A
公开(公告)日：2022-01-14
申请号：CN202111092931.5
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种支持异构多处理器架构的程序配置方法，包括如下步骤：在NOR‑flash存储器中，存储两份CPU的程序，存储两份DSP的程序，均为同构备份；在EEPROM存储器中，存储一份CPU的程序，存储一份DSP的程序；与NOR‑flash中的存储程序异构容错；程序管理的配置参数存储在EEPROM中，采取按位三模冗余存储结构；CPU作为主控处理器，DSP作为协处理器，由CPU进行程序的统一管理。CPU根据配置参数要求对CPU、DSP的程序进行加载，启动多处理器运行；当配置参数在轨修改后，CPU对CPU和DSP进行复位控制，停止原程序运行，并按新的配置参数要求进行程序加载，重新启动多处理器运行，完成程序的在轨更新运行。
-
-
-
-
-
-
Search Results
7
records
(took 0.034 seconds)
