-
公开(公告)号：CN119298882A
公开(公告)日：2025-01-10
申请号：CN202411202445.8
申请日：2024-08-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K3/013 , H03K3/356 , H03K19/003
Abstract: 本发明公开了一种抗双节点翻转加固的锁存器电路结构，反相器电路用于反相输入数据信号D、产生时钟信号CLKNN以及输出Q；延时电路用于延时瞬态脉冲；C单元结构用于滤波；时钟控制输入结构用于控制信号在锁存器中的传播；锁存器电路用于保证电路在受到单粒子辐射时信号保持正确的状态；时钟控制C单元结构用于滤波以及控制锁存器电路的输出信号。本发明设计的电路结构，针对双节点翻转加固效果好，敏感节点少，电路设计简单，易实现。
-
公开(公告)号：CN119298881A
公开(公告)日：2025-01-10
申请号：CN202410973826.X
申请日：2024-07-19
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K3/013 , H03K3/356 , H03K19/003
Abstract: 本发明涉及一种FinFET工艺的冗余反馈锁存多层次抗单粒子加固触发器，包括数据输入结构、时钟输入结构、四个时钟控制结构，延时结构、数据主锁存结构、数据从锁存结构和数据输出结构，触发器对数据主锁存结构和数据从锁存结构均使用冗余反馈电路锁存数据，并使用延时结构对一路数据进行延时以滤除数据端的外来单粒子瞬态脉冲，通过冗余反馈锁存结构和延时单元实现了电路对单粒子单位/多位翻转、单粒子瞬态的多维度加固，显著提高了触发器的抗单粒子辐射加固能力；此外本发明优选采用电路和版图结合的设计加固方法，对单位栅极间距内的Fin设计为最大数量，并对敏感节点处器件使用叉指结构，同时将敏感节点对隔离布局，进一步增强抗单粒子多位翻转能力。
-
公开(公告)号：CN112036110B
公开(公告)日：2024-04-12
申请号：CN202010899992.1
申请日：2020-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/367 , G01T1/02
Abstract: 本发明涉及一种模块级电路瞬时剂量率效应仿真测试方法，1)针对器件级电路建立基本单元NMOS管和PMOS管的物理模型；2)建立瞬时光电流模型；3)在每个NMOS管和PMOS管并联瞬时光电流模型得到获得基本单元NMOS管和PMOS管的瞬时剂量率效应的SPICE微模型；4)在SPICE仿真软件中输入模块级电路的电路配置文件和电路网表文件，在SPICE中得到模块级电路连接模型，并将所述SPICE微模型代入到模块级电路连接模型中建立模块级电路瞬时剂量率效应模型；5)对步骤4)得到的模块级电路瞬时剂量率效应模型在不同剂量率下模拟模块级电路产生的瞬时剂量率效应，监测是否获得模块级电路瞬时剂量率效应翻转阈值，若是，则完成仿真测试；若否则调整参数直至获得瞬时剂量率翻转阈值。
-
公开(公告)号：CN118282357A
公开(公告)日：2024-07-02
申请号：CN202410357059.X
申请日：2024-03-27
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种基于冗余结构的抗多位翻转锁存器电路，其中抗翻转模块包括抗翻转电路、两个传输门电路和互锁环；抗翻转电路包括两个二输入C单元、两个三输入C单元、时钟控制C单元和四输入C单元，两个二输入C单元和第一三输入C单元的不同输入端从抗翻转的不同输入端获取信号，第二三输入C单元分别从两个二输入C单元和第一三输入C单元获取信号，时钟控制C单元从第二三输入C单元获取信号，四输入C单元分别从两个二输入C单元、时钟控制C单元和互锁环获取信号，两个传输门从第二三输入C单元获取信号，抗翻转从时钟控制C单元冗余模块、两个传输门和互锁环获取信号，信号输出模块从四输入C单元获取信号，能够有效抵抗多点意外翻转。
-
公开(公告)号：CN116885011A
公开(公告)日：2023-10-13
申请号：CN202310798197.7
申请日：2023-06-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L29/808 , H01L21/337 , H01L29/16
Abstract: 本发明一种抗单粒子烧毁的高压沟槽型SiC JFET器件结构和制备方法，所述新型抗单粒子烧毁的沟槽型SiC JFET结构的元胞包括：漏极金属电极、N+衬底区、N‑漂移区、栅极金属电极、栅极沟槽底部和侧壁离子注入形成的P型掺杂区、电流扩展层、N+源区以及与源区相连的源极金属电极。其中，P型掺杂区整体与栅极相连，其内部由不同掺杂浓度的P型区域构成，重掺杂区域位于栅极沟槽拐角处。该结构改善了器件内部的电场分布，可有效缓解重离子入射引发的器件内部局部高温情况，具有较强的抗单粒子烧毁能力。同时，该结构可于漂移区额外添加缓冲层，进一步提高器件的抗单粒子烧毁能力。
-
Patent Agency Ranking
公开(公告)号：CN112036110A
公开(公告)日：2020-12-04
申请号：CN202010899992.1
申请日：2020-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/367 , G01T1/02
Abstract: 本发明涉及一种模块级电路瞬时剂量率效应仿真测试方法，1)针对器件级电路建立基本单元NMOS管和PMOS管的物理模型；2)建立瞬时光电流模型；3)在每个NMOS管和PMOS管并联瞬时光电流模型得到获得基本单元NMOS管和PMOS管的瞬时剂量率效应的SPICE微模型；4)在SPICE仿真软件中输入模块级电路的电路配置文件和电路网表文件，在SPICE中得到模块级电路连接模型，并将所述SPICE微模型代入到模块级电路连接模型中建立模块级电路瞬时剂量率效应模型；5)对步骤4)得到的模块级电路瞬时剂量率效应模型在不同剂量率下模拟模块级电路产生的瞬时剂量率效应，监测是否获得模块级电路瞬时剂量率效应翻转阈值，若是，则完成仿真测试；若否则调整参数直至获得瞬时剂量率翻转阈值。
-
公开(公告)号：CN118631216A
公开(公告)日：2024-09-10
申请号：CN202410589270.4
申请日：2024-05-13
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明涉及一种抗单粒子多位翻转的锁存器电路，该锁存器电路包括：时钟控制反相器电路，由时钟信号CK1、CK2控制时钟控制反相器电路的导通或关闭，在导通时将数据信号传输至锁存单元；锁存单元，从时钟控制反相器电路接收数据信号，通过控制时钟信号CK1、CK2进行数据信号的锁存；SEU监控单元，监测锁存单元内部数据敏感节点是否发生单粒子翻转，若被监测锁存单元出现单粒子翻转，则通过片选控制单元将数据通道切换至其他锁存单元；片选控制单元，根据SEU监控单元的监测结果控制锁存单元输出的开启或关闭；反相器电路，对片选控制单元输出的数据信号，或时钟信号进行反相；本发明具有良好的单粒子加固能力，可实现抗单粒子多位翻转。
-
公开(公告)号：CN118282385A
公开(公告)日：2024-07-02
申请号：CN202410352585.7
申请日：2024-03-26
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K19/094 , H03K19/20
Abstract: 本发明涉及一种冗余自恢复的抗多节点和时钟信号单粒子翻转锁存器，包括输入电路、第一锁存电路、第二锁存电路、输出电路、第一时钟信号电路CLK1和第二时钟信号电路CLK2，本发明将时钟信号电路进行冗余，分为两个相同的时钟信号电路CLK1及CLK2，第一锁存电路和第二锁存电路的工作状态由两个时钟信号电路的时钟信号控制，通过增加一条冗余锁存电路和一条冗余传输电路使得锁存器可以抵抗多节点单粒子翻转并具有自恢复的能力；冗余时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
-
公开(公告)号：CN117761516A
公开(公告)日：2024-03-26
申请号：CN202311423998.1
申请日：2023-10-30
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G01R31/311 , G01R31/28
Abstract: 本发明公开了一种评估可重构芯片单粒子功能错误敏感区间的方法，包括：使可重构芯片执行一个典型测试程序；分别对可重构芯片中的各功能模块进行激光辐照试验，获取各功能模块的单粒子功能错误饱和截面；使可重构芯片执行下一个典型测试程序，并重复上述步骤，直至执行完所有的典型测试程序；根据各典型测试程序下的单粒子功能错误饱和截面，得到各功能模块的单粒子功能错误敏感区间。本发明还公开了评估可重构芯片单粒子功能错误敏感区间的系统，包括程控电源模块、上位机控制中心模块和控制区模块。本发明能够得到可重构芯片的单粒子功能错误敏感区间，对于可重构芯片整体性能的评估提供重要支撑。
-
公开(公告)号：CN116633322A
公开(公告)日：2023-08-22
申请号：CN202310343632.7
申请日：2023-03-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/3562
Abstract: 本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.055 seconds)
