公开(公告)号：CN119584550B

公开(公告)日：2025-05-13

申请号：CN202510130707.2

申请日：2025-02-06

Applicant: 北京大学

Inventor： 王宗巍 ,  冀映彤 ,  蔡一茂 ,  张海粟 ,  杨高琦 ,  鲍霖 ,  黄如

IPC: H10B63/00

Abstract: 本公开涉及一种存储器件及其制作方法、电子设备，存储器件包括：存储单元，设于衬底上，存储单元沿垂直于衬底的方向间隔排列，存储单元包括选通晶体管和阻变器件；选通晶体管包括沿平行于衬底的第一方向延伸的水平半导体层，阻变器件包括水平半导体层以及沿第一方向远离水平半导体层依次设置的阻变层和电极层；源线，沿平行于衬底的第二方向延伸，沿垂直于衬底的第三方向间隔排列，沿第一方向，源线设于水平半导体层远离阻变层一侧；字线，沿第三方向设置与沿第三方向排列的选通晶体管的水平半导体层相交；位线，沿第三方向设置与沿第三方向排列的阻变器件的电极层连接。利用垂直于衬底的第三方向集成存储单元，提高了存储器件的集成密度。

公开(公告)号：CN119584550A

公开(公告)日：2025-03-07

申请号：CN202510130707.2

申请日：2025-02-06

Applicant: 北京大学

Inventor： 王宗巍 ,  冀映彤 ,  蔡一茂 ,  张海粟 ,  杨高琦 ,  鲍霖 ,  黄如

IPC: H10B63/00

Abstract: 本公开涉及一种存储器件及其制作方法、电子设备，存储器件包括：存储单元，设于衬底上，存储单元沿垂直于衬底的方向间隔排列，存储单元包括选通晶体管和阻变器件；选通晶体管包括沿平行于衬底的第一方向延伸的水平半导体层，阻变器件包括水平半导体层以及沿第一方向远离水平半导体层依次设置的阻变层和电极层；源线，沿平行于衬底的第二方向延伸，沿垂直于衬底的第三方向间隔排列，沿第一方向，源线设于水平半导体层远离阻变层一侧；字线，沿第三方向设置与沿第三方向排列的选通晶体管的水平半导体层相交；位线，沿第三方向设置与沿第三方向排列的阻变器件的电极层连接。利用垂直于衬底的第三方向集成存储单元，提高了存储器件的集成密度。

公开(公告)号：CN119300704A

公开(公告)日：2025-01-10

申请号：CN202411499997.X

申请日：2024-10-25

Applicant: 北京大学

Inventor： 王宗巍 ,  冀映彤 ,  蔡一茂 ,  杨高琦 ,  黄如

IPC: H10N70/20 ,  H10N70/00 ,  H10B63/00

Abstract: 本发明一种新型存储器单元及其制备方法和应用，将选通管S和电阻R构成1S1R存储器单元，包括在衬底上依次堆叠底电极、隔离层、阻变层、选通层和顶电极，在隔离层中包括上下连接的粗细沟槽，粗沟槽位于细沟槽上方，粗沟槽内填充选通层材料构成选通层，细沟槽内填充阻变层材料构成阻变层，粗沟槽的底面面积大于细沟槽的顶面面积；制备时通过两次光刻和刻蚀形成粗细沟槽，设计选通层和阻变层的有效生长区域面积，制备出不同电流驱动能力的选通管，利于阻变层和选通层的性能匹配，在选通层和阻变层间引入中间连接层，解决两者材料成分互相扩散问题；将1S1R单元与晶体管串联成1T1S1R单元，通过晶体管对电流的控制，准确测量纳米尺寸选通管的实际电学性能。

公开(公告)号：CN119807588A

公开(公告)日：2025-04-11

申请号：CN202411879229.7

申请日：2024-12-19

Applicant: 北京大学

Inventor： 蔡一茂 ,  冀映彤 ,  王宗巍 ,  张海粟 ,  鲍霖 ,  黄如

IPC: G06F17/16 ,  G11C16/14 ,  G11C16/34

Abstract: 本发明公开了一种基于分离栅闪存的平方欧氏距离计算方法，属于微电子学与集成电路技术领域。本发明将平方欧氏距离作为特征向量坐标的二次多项式函数映射到分离栅闪存权重阵列中进行计算，使用硬件实现加速平方欧氏距离的计算。本发明基于分离栅闪存实现平方欧氏距离计算，能够有效降低计算时间，提升系统能效，提高相关算法运行效率。

公开(公告)号：CN117995240A

公开(公告)日：2024-05-07

申请号：CN202311862656.X

申请日：2023-12-29

Applicant: 北京邮电大学 ,  北京大学

Inventor： 鲍霖 ,  冀映彤 ,  张海粟 ,  王宗巍 ,  蔡一茂 ,  王翠梅 ,  黄善国

IPC: G11C11/408 ,  G11C11/4097 ,  G11C11/407

Abstract: 本申请提供的一种存储单元、存储阵列、操作方法及相关设备，包括：写晶体管、读晶体管、写字线、写位线及读位线；其中，写晶体管的栅极与写字线及读晶体管的源极连接，写晶体管的漏极与写位线连接，写晶体管的源极与读晶体管的栅极连接，读晶体管的漏极与读位线连接。

公开(公告)号：CN117612584A

公开(公告)日：2024-02-27

申请号：CN202311633055.1

申请日：2023-12-01

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 蔡一茂 ,  冀映彤 ,  王宗巍 ,  张海粟 ,  鲍霖 ,  王翠梅 ,  黄如

IPC: G11C11/4094 ,  G11C11/408 ,  G11C11/4074

Abstract: 本发明公开了一种动态随机存储阵列的控制方法，属于微电子学与集成电路技术领域。该方法利用共享位线的双晶体管无电容动态随机存储器单元，将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平，对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；读取时将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流，读取结果为“1”；若位线上的读出电流小于参考电流，读取结果为“0”。本发明通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。